具体实施方式

下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。

下面参考附图描述本申请实施例的用于消息散列算法的消息扩展的光电集成电路。针对上述背景技术中心提到的安全散列运算的功耗大，性能提升受限的问题，本申请提供了一种用于消息散列算法的消息扩展的光电集成电路，可以在调制器组将预设数字调制信息加载至多路相干光信号后，通过第一至第N级光学神经网络对通过波导并行输入的多路相干光信号按照从第一至第N级进行消息散列算法中的消息扩展运算，其中，通过每级光学神经网络对加载至多路相干光信号的消息进行消息扩展运算，逐级扩展至满足扩展条件的最终光信号。由此，基于光学神经网络运算通量大，能耗低的优点，通过光信号进行计算，有效提高了性能，且能耗更低，大幅提升能量效率，解决了安全散列运算的功耗大，性能提升受限的问题，具有更低的单位计算能耗。

具体而言，图1为根据本申请实施例提供的一种用于消息散列算法的消息扩展的光电集成电路的方框示意图。

如图1所示，该用于消息散列算法的消息扩展的光电集成电路10上集成设置有第一至第N级光学神经网络100和调制器组200，其中，调制器组200包括多个调制器，用于通过多个调制器将预设数字调制信息加载至多路相干光信号；第一至第N级光学神经网络100用于对通过波导并行输入的多路相干光信号按照从第一至第N级进行消息散列算法中的消息扩展运算，其中，通过每级光学神经网络对加载至多路相干光信号的消息进行消息扩展运算，逐级扩展至满足扩展条件的多个扩展光信号。

可选地，在一些实施例中，光电集成电路上还集成设置有波导、按照预设分束规则排列的多个第一分束器和与多路相干光信号对应设置的多个第二分束器，其中，多个第一分束器用于将由激光器生成的初始相干光信号分束成多路相干光信号，波导用于引导多路相干光信号，多路相干光信号通过对应设置的多个第二分束器分别输入至第一级光学神经网络和目标光电集成电路。其中，假设多路相干光信号为16路相干光信号，预设分束规则即为激光器出射光之后通过多个第三分束器，一分二，二分四，…，从而得到16路相干光信号，目标光电集成电路可以为用于消息散列算法的消息压缩的光电集成电路。

可选地，光电集成电路上还集成设置有与第二至第N级光学神经网络的第一输入端对应设置的多个第三分束器，用于将第二衍射光信号输入至第一路输出端的同时，将前一级光学神经网络衍射运算得到的第二衍射光信号传输至目标光电集成电路。其中，目标光电集成电路可以为用于消息散列算法的消息压缩的光电集成电路。

其中，多路相干光信号可以由激光器发出，调制器组可以为电光调制器阵列，消息散列算法可以包括SHA-224，SHA-256，SHA-384和SHA-512，如本申请实施例可以采用SHA256算法，每轮运算可分为消息扩展和消息压缩两部分，光学神经网络包括但不仅限于光学衍射神经网络、光学干涉神经网络、光学散射神经网络，扩展条件可以由选择的消息散列算法进行确定，例如，消息散列算法选择SHA256算法，则需要满足48级流水线，即扩展48轮实现消息扩展，消息散列算法选择SHA512算法，则需要满足64级流水线，即扩展64轮实现消息扩展。需要说明的是，第一至第N级光学神经网络100的第一路输出是一个消息扩展结果（即一个扩展光信号），一共要输出48个或者64个扩展变量，即最终的多个扩展光信号。

为便于理解，下面结合具体实施例进行详细阐述。

可选地，在一些实施例中，第一至第N级光学神经网络100中每级光学神经网络均包括第一至第十六路输入端和第一至第十六路输出端，其中，第一级光学神经网络的第一至第十六路输入端用于接收通过波导并行输入的第一至第十六（如图2中所示的W₀-W₁₅）相干光信号。

可选地，在一些实施例中，在第二至第N级光学神经网络中，每级光学神经网络的输入端通过光纤与前一级光学神经网络的输出端一一对应相连。

具体而言，结合图2和图3所示，图2为根据本申请一个具体实施例的用于消息散列算法的消息扩展的光电集成电路示意图，图3为根据本申请另一个具体实施例的用于消息散列算法的消息扩展的光电集成电路的结构示意图，其中，本申请实施例可以采用SHA256算法，假设多路相干光信号为16路相干光信号，16路相干光信号可以由激光器发出，波导和分束器将相干光信号引导到调制器组200，调制器组200提供数字调制功能，调制器组200可以将预设数字调制信息（如电学数字信息）加载至多路相干光信号，16路相干光信号同时通过16路波导并行输入到第一级光学神经网络，从而按照从第一至第N级进行消息散列算法中的消息扩展运算，其中，通过每级光学神经网络对加载至多路相干光信号的消息进行消息扩展运算，逐级扩展至满足扩展条件的最终光信号。需要说明的是，每级光学神经神经网络输出的最高路相干光信号不仅输出到下一级光学神经神经网络，同时可以采用分束器将其加载到消息散列算法的消息压缩函数的光电集成电路中。

可选地，在一些实施例中，每级光学神经网络均包括第一微纳光学衍射线阵列和第二微纳光学衍射线阵列，其中，在每级光学神经网络中：第一微纳光学衍射线阵列的第一输入端与第二路输入端之间通过光纤相连、第二输入端与第十五路输入端之间通过光纤相连、第三输入端与第十六路输入端之间通过光纤相连，第一微纳光学衍射线阵列的输出端与第二微纳光学衍射线阵列的第二输入端之间通过光纤相连，用于将第二路输入端、第十五路输入端和第十六路输入端的相干光信号进行第一衍射运算，并将衍射运算得到的第一衍射光信号输入至第二微纳光学衍射线阵列；第二微纳光学衍射线阵列的第一输入端与第七路输入端之间通过光纤相连，第二微纳光学衍射线阵列的输出端与第一路输出端相连，用于将第一衍射光信号和第七路输入端的相干光信号进行第二衍射运算，并将衍射运算得到的第二衍射光信号输入至第一路输出端。

其中，在一些实施例中，本申请实施例在采用SHA-256算法中对于第t轮消息扩展生成W_t时，第一衍射运算为：

；（1）

其中，为SHA-256算法的第一固定位移重新映射函数，=ROTR⁷(x)⊕ROTR¹⁸(x)⊕SHR³(x)；ROTR⁷(x)为对x进行循环右移7位操作，ROTR¹⁸(x)为对x进行循环右移18位操作，SHR³(x)为对x进行右移3位操作；为SHA-256算法的第二固定位移重新映射函数，=ROTR¹⁷(x)⊕ROTR¹⁹(x)⊕SHR¹⁰(x)；ROTR¹⁷(x)为对x进行循环右移17位操作，ROTR¹⁹(x)为对x进行循环右移19位操作，SHR¹⁰(x)为对x进行右移10位操作，x为被操作数，其中，t-15为扩展轮数，16≤t≤63，W_t为第(t-15）轮消息扩展得到的光信号，W_{t_SIG1}为第(t-15)轮经过第一衍射运算得到得光信号。

第二衍射运算为：

；（2）

其中，16≤t≤63，W_t为第(t-15）轮消息扩展得到的光信号，t-15为扩展轮数，W_{t_SIG1}为第(t-15)轮经过第一衍射运算得到得光信号。

另外，当0≤t≤15时，W_t= 。

具体而言，本申请实施例根据不同的消息散列算法的要求，每路相干光信号能够传输32位（SHA-224、SHA-256）或者64位（SHA-384、SHA-512）相干光信号，例如，第一级光学神经网络输入的可以为16个32bit的相干光信号，每级光学神经网络非最高路输出均为输入光信号的波导直连，最高路输出可以由4路输入信号经过2个微纳光学衍射线阵列（即第一微纳光学衍射线阵列（如图2中SIG1）和第二微纳光学衍射线阵列（如图2中ADD2）），其中，微纳光学衍射线阵列可以如图4所示，图4为进行光学衍射传播计算的一系列具有特定长度、间隔、厚度衍射线阵列，每根衍射线上刻有特定的衍射图样，能够将输入计算成相应的特定比特光信号结果，本申请实施例可以通过预先训练得到光学神经网络的配置，在光信号通过光学神经网络时实现消息扩展函数的输入输出映射关系，例如，本申请实施例通过预先训练后的衍射神经网络实现上述公式（2）的映射关系。图5是微纳光学衍射线阵列的拆解示意图，其是将上述公式（2）进行了拆成了两部分：

第一部分为基于第一微纳光学衍射线阵列SIG1计算得到的：

；

第二部分为基于第二微纳光学衍射线阵列ADD2计算得到的：

W_t =ADD2（W_t-7，W_{t_SIG1}）= W_t-7+ W_{t_SIG1}；

由此，本申请实施例可以通过该方式实现上述的映射关系，SIG１微纳光学衍射线阵列通过96位输入得到32位输出实现了上述公式（1）的映射关系。ADD2微纳光学衍射线阵列通过64位输入和32位输出实现了两个32bit数值的加法映射关系。

需要说明的是，光学神经网络并不限定于光学衍射线阵列，也可能是光学折射神经网络，光学散射神经网络，而且即使用光学衍射线阵列也不一定是都包括两个微纳光学衍射先阵列，也即是说，上述实施例的实现方式仅为示例性的，不作为对本发明的限制，本领域技术人员可以根据实际情况选择相应的光学神经网络，如光学折射神经网络，光学散射神经网络，在此不做具体限定。

可选地，在一些实施例中，光电集成电路上还集成设置有第一传输组件和第二传输组件，第一传输组件和第二传输组件设置于相邻级光学神经网络之间，第一传输组件用于对输出端输出的光信号进行信号衰减，以保持各路光信号的强度一致，第二传输组件用于对输出端输出的光信号进行信号延迟，以保持各路光信号的时序同步，其中，第一传输组件包括多个光衰减器，第二传输组件包括多个光延迟器。

具体地，光衰减器均衡每一级光学神经网络不同通路的光场强度，例如，每级光学神经网络的非最高输出端可以通过光衰减器与最高输出端输出光强保持一致。其中，光衰减器包含并不限于金属，量子点，量子阱，直接带隙吸收材料等中的任意一种，光延迟器均衡每一级光学神经网络不同通路的延时，每级光学神经网络的非最高输出端可以通过光延迟器与最高输出端输出保持时序同步，其中，光延迟器包含并不限于波导延迟线，相位调制器等中的任意一种。

需要说明的是，为了保持各路光强一致、信号同步，本申请实施例可以在任意需要的两级光学神经网络之间放置第一传输组件和第二传输组件，对此不作具体限定。第一传输组件和第二传输组件在两级光学神经网络之间设置的位置不作具体限定，比如，输出端输出的光信号可以先通过第一传输组件、再通过第二传输组件，或者先通过第二传输组件、再通过第一传输组件。第一传输组件包括的光衰减器和第二传输组件包括的光延迟器的数量可以实际需求具体设置，比如，如图2和图3所示每一路均设置有光衰减器和光延迟器；再比如，根据保持各路光强一致、信号同步的需求具体设置，也可以无需在每一路均设置有光延迟器和光放大器，对此不作具体限定。

可选地，在一些实施例中，光电集成电路上集成设置有第三传输组件，第三传输组件用于对中继级光学神经网络的输出端输出的光信号进行幅度调节，其中，中继级光学神经网络为第二至第N-1级光学神经网络中任意一级光学神经网络，第三传输组件包括多个光放大器。

具体地，光放大器在P级（0<P≤N）传输之后对相干光信号进行中继，保证运算的正确性，例如，中继级光学神经网络的各路输出可通过光放大器进行幅度调节，实现中继功能保证计算的正确性，其中，光放大器包含并不限于半导体光电放大器（semiconductoroptical amplifier，SOA），掺Er光纤放大器等。

需要说明的是，中继级光学神经网络的特征在于不仅可以包括光学神经网络、光衰减器和光延迟器，也可以包含光放大器，中继级光学神经网络的输出端可以通过光放大器进行幅度调节，实现中继功能保证计算的正确性。其中，第三传输组件包括的光放大器数量可以根据实际需求具体设置，比如可以在中继级光学神经网络输出端的每路光路均设置有光放大器，也可以无需在每一路均设置有光放大器，对此不作具体限定。光放大器包括但不限于半导体光电放大器、掺Er光纤放大器等。

由上可知，相邻级光学神经网络之间可通过波导进行直连，也可以通过光衰减器、光延迟器、光发大器实现幅值和相位的调制后再输入到下一级光学神经网络，并且本申请实施例的用于消息散列算法的消息扩展的光电集成电路可以应用在通用处理器、FPGA（Field Programmable Gate Array，可编程器件）、区块链网络等。

根据本申请实施例提出的用于消息散列算法的消息扩展的光电集成电路，可以在调制器组将预设数字调制信息加载至多路相干光信号后，通过第一至第N级光学神经网络对通过波导并行输入的多路相干光信号按照从第一至第N级进行消息散列算法中的消息扩展运算，其中，通过每级光学神经网络对加载至多路相干光信号的消息进行消息扩展运算，逐级扩展至满足扩展条件的多个扩展光信号。由此，基于光学神经网络运算通量大，能耗低的优点，通过光信号进行计算，有效提高了性能，且能耗更低，大幅提升能量效率，解决了安全散列运算的功耗大，性能提升受限的问题，具有更低的单位计算能耗。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或N个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“N个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或N个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本申请各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型。