单层MoS2-Si基隧穿二极管及其制备方法
阅读说明：本技术 单层MoS2-Si基隧穿二极管及其制备方法 (Single layer MoS2-Si-based tunneling diode and preparation method thereof ) 是由 吕红亮 贾紫骥 孙佳乐 吕智军 张玉明 张义门 于 2021-06-21 设计创作，主要内容包括：本发明公开了一种单层MoS-(2)-Si基隧穿二极管及其制备方法,涉及半导体技术领域,该方法包括：提供第一衬底,并在第一衬底的一侧表面制备SiO-(2)隔离区,得到第一衬底结构；获取第二衬底,第二衬底包括预先生长得到的单层MoS-(2)；利用外延层转印技术,将单层MoS-(2)转移至第一表面；图形化所述单层MoS-(2),形成单层MoS-(2)沟道层；在第一表面淀积形成第一电极和第二电极,使第二电极与SiO-(2)隔离区及单层MoS-(2)沟道层直接接触,获得制作完成的单层MoS-(2)-Si基隧穿二极管。本发明提供的单层MoS-(2)-Si基隧穿二极管及其制备方法能够降低界面缺陷密度,进而抑制陷阱辅助隧穿,并从工艺角度改善器件的亚阈值摆幅。(The invention discloses a single-layer MoS 2 A-Si-based tunneling diode and a preparation method thereof relate to the technical field of semiconductors, and the method comprises the following steps: providing a first substrate, and preparing SiO on one side surface of the first substrate 2 An isolation region to obtain a first substrate structure; obtaining a second substrate comprising a pre-grown single-layer MoS 2 (ii) a Single layer MoS using epitaxial layer transfer techniques 2 Transferring to a first surface; patterning the single-layer MoS 2 Forming a single layer of MoS 2 A channel layer; depositing a first electrode and a second electrode on the first surface to make the second electrode and SiO 2 Isolation region and single-layer MoS 2 The channel layer is in direct contact with the substrate to obtain a single-layer MoS 2 -a Si-based tunneling diode. The invention provides a single-layer MoS 2 The Si-based tunneling diode and the preparation method thereof can reduce the interface defect density, further inhibit trap-assisted tunneling and improve the subthreshold swing of the device from the process perspective.)
技术领域
本发明属于半导体技术领域，具体涉及一种单层MoS2-Si基隧穿二极管及其制备方法。
背景技术
随着MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)器件特征尺寸逐渐达到深亚微米，短沟道效应随之显现，导致泄漏电流上升，进而使器件功耗增大、可靠性降低，因此需要追求超陡峭器件。然而，MOSFET由于玻尔兹曼拖尾效应，使得室温下其亚阈值摆幅无法突破60mV/dec的限制，这是MOSFET使用热电子输运的导电机制决定的，因此寻求新机理的超陡峭器件刻不容缓。
相关技术中，新型器件TFET(Tunneling Field-Effect Transistor，隧穿场效应晶体管)引发了广大关注。TFET的工作原理是带带隧穿机制，因而能够摆脱玻尔兹曼拖尾效应的影响，拥有更陡峭的亚阈摆率以及优异的关态特性。然而，在材料选择上，传统Si基TFET由于间接带隙且禁带宽度较大的性质，隧穿效率低，同时对于同质隧穿结来说，双极效应也较为显著，这会使得亚阈摆率和关态特性变差。此外，形成Ⅱ型能带结构的异质结能带结构是最为理想的隧穿结，但传统意义上的体材料形成的异质隧穿结具晶格失配严重、陷阱辅助隧穿等一系列问题，进而导致器件性能较差。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种单层MoS2-Si基隧穿二极管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明提供一种单层MoS2-Si基隧穿二极管的制备方法，包括：
提供第一衬底，并在所述第一衬底的一侧表面制备SiO2隔离区，得到第一衬底结构；其中，沿第一方向，所述第一衬底结构包括相对设置的第一表面和第二表面，所述第一方向与所述第一衬底结构所在的平面垂直；
获取第二衬底，所述第二衬底包括预先生长得到的单层MoS2；
利用外延层转印技术，将所述单层MoS2转移至所述第一表面；
图形化所述单层MoS2，形成单层MoS2沟道层；所述单层MoS2沟道层在所述第一方向上的正投影覆盖至少部分第一边界，所述第一边界为所述SiO2隔离区与所述第一衬底的接触面在所述第一衬底结构所在平面的正投影，其中，所述接触面与所述第一衬底结构所在的平面垂直；
在所述第一表面淀积形成第一电极和第二电极，使所述第二电极与所述SiO2隔离区及所述单层MoS2沟道层直接接触，获得制作完成的单层MoS2-Si基隧穿二极管。
在本发明的一个实施例中，所述提供第一衬底，并在所述第一衬底的一侧表面制备SiO2隔离区，得到第一衬底结构的步骤，包括：
提供第一衬底；
在所述第一衬底的一侧表面刻蚀形成图形区；
在刻蚀有所述图形区的该侧表面上淀积SiO2，并对淀积SiO2后的第一衬底进行抛光，形成SiO2隔离区，得到第一衬底结构。
在本发明的一个实施例中，所述SiO2隔离区在所述第一方向上的厚度为h，其中，1μm<h<10μm。
在本发明的一个实施例中，所述第一衬底为硅衬底，所述第二衬底为蓝宝石衬底。
在本发明的一个实施例中，所述利用外延层转印技术，将所述单层MoS2转移至所述第一表面的步骤，包括：
在所述预先生长得到的单层MoS2远离所述第二衬底一侧的表面旋涂聚甲基丙烯酸甲酯PMMA溶液，并利用热板烘烤使所述聚甲基丙烯酸甲酯溶液固化；
将带有固化PMMA/单层MoS2薄膜的第二衬底浸入去离子水中，并在加热至预设温度后保温；
从去离子水中取出所述带有固化PMMA/单层MoS2薄膜的第二衬底，通过机械剥离使PMMA/单层MoS2薄膜与所述第二衬底分离，并将PMMA/单层MoS2薄膜转移至所述第一衬底结构的第一表面；
通过加热板烘烤使所述PMMA/单层MoS2薄膜中的单层MoS2与所述第一表面贴合；
将带有固化PMMA/单层MoS2薄膜的第一衬底结构置入丙酮溶液，去除PMMA后用乙醇浸泡；
从乙醇中取出带有单层MoS2的第一衬底结构，并使用去离子水清洗。
在本发明的一个实施例中，所述图形化所述单层MoS2，形成单层MoS2沟道层的步骤，包括：
在所述单层MoS2远离所述第一衬底结构的一侧表面旋涂光刻胶，经过曝光、显影后，留下第一预设区域的光刻胶掩膜，并刻蚀所述单层MoS2，形成单层MoS2沟道层。
在本发明的一个实施例中，所述在第一表面淀积形成第一电极和第二电极，使所述第二电极与所述SiO2隔离区及所述图形化后的单层MoS2直接接触，获得制作完成的单层MoS2-Si基隧穿二极管的步骤，包括：
在所述第一表面旋涂光刻胶，经过曝光、显影后，留下第二预设区域的光刻胶掩膜；
使用电子束蒸发在第一表面淀积镍/钛/金，并剥离第二预设区域范围内多余的镍/钛/金，形成第一电极和第二电极，获得制作完成的单层MoS2-Si基隧穿二极管；其中，所述第二电极与所述单层MoS2沟道层及所述SiO2隔离区直接接触。
在本发明的一个实施例中，沿所述第一方向，镍的厚度为80nm、钛的厚度为20nm、金的厚度为50nm。
第二方面，本发明提供一种单层MoS2-Si基隧穿二极管，采用如上述第一方面任一所述的制备方法制得。
与现有技术相比，本发明的有益效果在于：
1、在本发明提供的单层MoS2-Si基隧穿二极管的制备方法中，采用外延层转印技术在第一衬底上制备单层MoS2沟道层，以形成范德华异质结，可以在一定程度上缓解热膨胀系数失配，降低界面缺陷密度，进而抑制陷阱辅助隧穿，并从工艺角度改善器件的亚阈值摆幅。
2、本发明将外延层转印技术制备单层MoS2沟道层与器件的结构相结合，形成的隧穿二极管为平面结构，有利于在此基础上实现三极管器件的对准、电极隔离和器件互联，有利于实现高性能的异质集成系统。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的单层MoS2-Si基隧穿二极管的制备方法的一种流程示意图；
图2是本发明实施例提供的制备单层MoS2-Si基隧穿二极管的一种过程示意图；
图3是本发明实施例提供的制备单层MoS2-Si基隧穿二极管的另一种过程示意图；
图4是本发明实施例提供的制备单层MoS2-Si基隧穿二极管的另一种过程示意图；
图5是本发明实施例提供的制备单层MoS2-Si基隧穿二极管的另一种过程示意图；
图6是本发明实施例提供的制备单层MoS2-Si基隧穿二极管的另一种过程示意图；
图7是本发明实施例提供的单层MoS2-Si基隧穿二极管的结构示意图；
图8是本发明实施例提供的单层MoS2-Si基隧穿二极管的俯视图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
图1是本发明实施例提供的单层MoS2-Si基隧穿二极管的制备方法的一种流程示意图，图2-6是本发明实施例提供的制备单层MoS2-Si基隧穿二极管的过程示意图，图7是本发明实施例提供的单层MoS2-Si基隧穿二极管的结构示意图。请参见图1-7，本发明提供一种单层MoS2-Si基隧穿二极管的制备方法，包括：
S1、提供第一衬底101，并在第一衬底101的一侧表面制备SiO2隔离区102，得到第一衬底结构10；其中，沿第一方向x，第一衬底结构10包括相对设置的第一表面s1和第二表面s2，第一方向x与第一衬底结构10所在的平面垂直；
S2、获取第二衬底201，第二衬底201包括预先生长得到的单层MoS2202；
S3、利用外延层转印技术，将单层MoS2202转移至第一表面s1；
S4、图形化单层MoS2202，形成单层MoS2沟道层103；单层MoS2沟道层103在第一方向x上的正投影覆盖至少部分第一边界L1，第一边界L1为SiO2隔离区102与第一衬底101的接触面s3在第一衬底结构10所在平面的正投影，其中，接触面s3与第一衬底结构10所在的平面垂直；
S5、在第一表面s1淀积形成第一电极1041和第二电极1042，使第二电极1042与SiO2隔离区102及单层MoS2沟道层103直接接触，获得制作完成的单层MoS2-Si基隧穿二极管。
示例性地，第一衬底101为P型重掺杂的Si衬底，其晶向为<100>、掺杂浓度为1×1020～1×1021cm-3。如图2所示，在第一衬底101的一侧表面制备SiO2隔离区102，形成第一衬底结构10，也就是说，第一衬底结构10包括第一衬底101和SiO2隔离区102。其中，第一衬底结构10包括在第一方向x上相对设置的第一表面s1和第二表面s2，SiO2隔离区102位于第一衬底结构10的第一表面s1一侧。
请参见图3，在上述步骤S2中，第二衬底201为蓝宝石衬底，可通过化学气相淀积的方式在蓝宝石沉底上淀积MoS2，从而获得质量较好的单层MoS2202。当然，在本发明的一些其他实施例中，也可以选择其他材料的第二衬底，本发明对此不作限定。
进一步地，如图4-5所示，利用外延层转印技术将第二衬底201上预先生长得到的单层MoS2转移至第一衬底结构10的第一表面s1，单层MoS2在一方向上的正投影覆盖第一衬底结构10；而后图形化上述单层MoS2，形成单层MoS2沟道层103，在如图6所示的俯视视角下，单层MoS2沟道层103在第一方向x上的正投影覆盖至少部分第一边界L1，第一边界L1为SiO2隔离区102与第一衬底101的接触面s3在第一衬底结构10所在平面的正投影，且接触面s3与第一衬底结构10所在的平面垂直。
需要说明的是，本实施例中可将单层MoS2沟道层103104刻蚀形成条状，条状的面积可以根据器件所需的沟道层103面积进行刻蚀，本发明对此不作限定。
如图7-8所示，在上述步骤S5中，在第一衬底结构10的第一表面s1淀积形成第一电极1041和第二电极1042，其中，第二电极1042与SiO2隔离区102及单层MoS2沟道层103均直接接触，从而获得制作完成的单层MoS2-Si基隧穿二极管。
一方面，本实施例采用外延层转印技术在第一衬底101上制备单层MoS2沟道层103，不仅可以避免直接在第一衬底101上生长单层MoS2沟道层103而导致的界面缺陷，防止单层MoS2沟道层103薄膜质量退化，而且还可以在一定程度上缓解晶格失配，降低界面缺陷密度，从而抑制陷阱辅助隧穿，从工艺角度改善器件的亚阈值摆幅。另一方面，本实施例提供的制备方法以制备平面隧穿二极管为目的，将外延层转印技术制备沟道层103与隧穿器件的结构相结合，制备得到平面结构的隧穿二极管，平面结构有利于实现三极管器件的对准、电极隔离和器件互联，进而有利于实现高性能的异质集成系统。
可选地，在上述步骤S1中，提供第一衬底101，并在第一衬底101的一侧表面制备SiO2隔离区102，得到第一衬底结构10的步骤，包括：
提供第一衬底101；
在第一衬底101的一侧表面刻蚀形成图形区；
在刻蚀有图形区的该侧表面上淀积SiO2，并对淀积SiO2后的第一衬底101进行抛光，形成SiO2隔离区102，得到第一衬底结构10。
具体而言，在第一衬底101的一侧表面刻蚀形成图形区，图形区为一凹槽，且该凹槽朝向靠近第一衬底结构10的第二表面s2一侧凹陷，可选地，该凹槽在一方向上的正投影为正方形，尺寸为150*150μm。进一步地，利用等离子体增强化学气相淀积法(PECVD)在250～450℃条件下，向刻蚀有图形区的一侧表面上淀积氧化物层，即SiO2。在淀积过程中，SiO2会溢出图形区、并覆盖部分第一衬底101，因而还需进一步采用化学机械抛光工艺(Chemical Mechanical Polishing，CMP)研磨SiO2，从而确保制作得到的SiO2隔离区102与第一衬底101的接触面s3被完全暴露出来。
应当理解，SiO2隔离区102的作用是阻隔金属电极与第一衬底101之间的导电通路，受到制作工艺的限制，SiO2隔离区102无法制作的过厚，但是若SiO2隔离区102制作的过薄，则又存在SiO2被击穿的风险。因此，如图2所示，本实施例将SiO2隔离区102在第一方向x上的厚度h设置为1～10μm，例如，SiO2隔离区102在第一方向x上的厚度为5μm、6μm或8μm，如此不仅可以使SiO2隔离区102充分发挥电隔离作用，也可以降低工艺难度、节约制作成本。
可选地，在上述步骤S3中，利用外延层转印技术，将单层MoS2转移至第一表面s1的步骤，包括：
在预先生长得到的单层MoS2远离第二衬底201一侧的表面旋涂聚甲基丙烯酸甲酯PMMA溶液，并利用热板烘烤使聚甲基丙烯酸甲酯溶液固化；
将带有固化PMMA/单层MoS2薄膜的第二衬底201浸入去离子水中，并在加热至预设温度后保温；
从去离子水中取出带有固化PMMA/单层MoS2薄膜的第二衬底201，通过机械剥离使PMMA/单层MoS2薄膜与第二衬底201分离，并将PMMA/单层MoS2薄膜转移至第一衬底结构10的第一表面s1；
通过加热板烘烤使PMMA/单层MoS2薄膜中的单层MoS2与第一表面s1贴合；
将带有固化PMMA/单层MoS2薄膜的第一衬底结构10置入丙酮溶液，去除PMMA后用乙醇浸泡；
从乙醇中取出带有单层MoS2的第一衬底结构10，并使用去离子水清洗。
本实施例中，首先在预先生长得到的单层MoS2远离第二衬底201一侧的表面涂覆体积分数为8％的聚甲基丙烯酸甲酯PMMA溶液，例如，可使用匀胶机以1000r/min的速度旋涂30s，然后用热板加热至100℃，并烘烤60s使PMMA固化；将带有固化PMMA/单层MoS2薄膜的第二衬底201置入盛有去离子水的烧杯中，加热至80℃后保温3h，并从去离子水中取出带有固化PMMA/单层MoS2薄膜的第二衬底201，通过机械剥离的方法获得PMMA/单层MoS2薄膜。
进一步地，从第二衬底201上剥离得到PMMA/单层MoS2薄膜后，将PMMA/单层MoS2薄膜中的MoS2一面附着在第一衬底结构10的第一表面s1，随后用加热板加热至140℃，并烘烤30分钟，单层MoS2与第一表面s1紧密贴合。
可选地，转移PMMA/单层MoS2薄膜至第一衬底结构10后，将带有固化PMMA/单层MoS2薄膜的第一衬底结构10置入丙酮溶液浸泡10分钟，去除PMMA后用乙醇浸泡，再将带有单层MoS2的第一衬底结构10捞出，并使用去离子水加以清洗，从而得到带有单层MoS2薄膜的第一衬底结构10。
可选地，上述步骤S4中，图形化单层MoS2，形成单层MoS2沟道层103的步骤，包括：
在单层MoS2远离第一衬底结构10的一侧表面旋涂光刻胶，经过曝光、显影后，留下第一预设区域的光刻胶掩膜，并刻蚀单层MoS2，形成单层MoS2沟道层103。
具体地，在带有单层MoS2薄膜的第一衬底结构10上方(即第一表面s1一侧)以4000r/min的速度旋涂5214光刻胶30s，采用MA-6步进式光刻机将掩膜版对准旋涂完光刻胶的第一衬底结构10，经曝光、显影后，留下第一预设区域的光刻胶掩膜，使用离子束刻蚀机IBE刻蚀单层MoS2，形成单层MoS2沟道层103。
本实施例中，在第一表面s1淀积形成第一电极1041和第二电极1042，使所述第二电极1042与所述SiO2隔离区102及所述图形化后的单层MoS2直接接触，获得制作完成的单层MoS2-Si基隧穿二极管的步骤，包括：
在第一表面s1旋涂光刻胶，经过曝光、显影后，留下第二预设区域的光刻胶掩膜；
使用电子束蒸发在第一表面淀积镍/钛/金，并剥离第二预设区域范围内多余的镍/钛/金，形成第一电极和第二电极，获得制作完成的单层MoS2-Si基隧穿二极管；其中，所述第二电极与所述单层MoS2沟道层及所述SiO2隔离区直接接触。
具体而言，在第一衬底结构10的第一表面s1以4000r/min的速度旋涂5214光刻胶30s，经曝光、显影后，留下第二预设区域的光刻胶掩膜之后，使用电子束蒸发在第一衬底结构10的第一表面s1上淀积镍/钛/金，然后将第一衬底结构10放入丙酮清洗光刻胶，去除非功能区域的金属层(即第二预设区域范围内的镍/钛/金)，从而形成第一电极1041和第二电极1042，且第二电极1042与单层MoS2沟道层103及SiO2隔离区102直接接触。
示例性地，沿第一方向，第一电极1041和第二电极1042中镍的厚度为80nm、钛的厚度为20nm、金的厚度为50nm。需要说明的是，在实际制作过程中，第一电极和第二电极中镍、钛、金的厚度可根据工艺要求灵活调整，本申请对此不做限定。
如图7所示，本发明实施例还提供了一种单层MoS2-Si基隧穿二极管，可以采用上述单层MoS2-Si基隧穿二极管的制备方法制备得到。
通过上述各实施例可知，本发明的有益效果在于：
1、在本发明提供的单层MoS2-Si基隧穿二极管的制备方法中，采用外延层转印技术在第一衬底上制备单层MoS2沟道层，以形成范德华异质结，可以在一定程度上缓解热膨胀系数失配，降低界面缺陷密度，进而抑制陷阱辅助隧穿，并从工艺角度改善器件的亚阈值摆幅。
2、本发明将外延层转印技术制备单层MoS2沟道层与器件的结构相结合，形成的隧穿二极管为平面结构，有利于在此基础上实现三极管器件的对准、电极隔离和器件互联，有利于实现高性能的异质集成系统。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。