具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

以下提出多个示范性实施例来说明本发明，然而本发明不仅限于所例示的多个示范性实施例。又示范性实施例之间也允许有适当的结合。在本案说明书全文(包括权利要求)中所使用的“连接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置连接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。此外，“信号”一词可指至少一电流、电压、电荷、温度、数据、或任何其他一或多个信号。

图1是根据本发明的一示范性实施例所示出的数据存储系统的示意图。请参照图1，数据存储系统10包括处理装置11、存储器存储装置12及信号重驱动(re-driving)装置13。处理装置11可通过信号重驱动装置13与存储器存储装置12通信。例如，处理装置11可通过信号重驱动装置13发送信号至存储器存储装置12，以存取存储器存储装置12。例如，处理装置11可包括中央处理单元(CPU)、或是其他可编程的一般用途或特殊用途的微处理器、数字信号处理器(Digital Signal Processor,DSP)、可编程控制器、专用集成电路(Application Specific Integrated Circuits,ASIC)、可编程逻辑器件(ProgrammableLogic Device,PLD)或其他类似装置或这些装置的组合。

存储器存储装置12用以非易失性地存储数据。例如，存储器存储装置12可包括U盘、存储卡、固态硬盘(Solid State Drive,SSD)或无线存储器存储装置等外接式存储装置。或者，存储器存储装置12也可包括嵌入式多媒体卡(embedded Multi Media Card,eMMC)或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置等嵌入式存储装置。

信号重驱动装置13连接于处理装置11与存储器存储装置12之间。例如，信号重驱动装置13可设置于处理装置11与存储器存储装置12之间的信号传递路径上。信号重驱动装置13可用以调变在处理装置11与存储器存储装置12之间传递的信号，以延长所述信号的传输距离。例如，信号重驱动装置13可包括信号中继器(Re-driver)。例如，信号重驱动装置13可对处理装置11与存储器存储装置12之间传递的信号进行高频补偿和/或低频补偿，以提高此信号的信号质量。

在一示范性实施例中，处理装置11、存储器存储装置12及信号重驱动装置13可设置于主板101上并通过主板101彼此通信。例如，存储器存储装置12可通过嵌入式的安装方式内嵌于主板101上。在一示范性实施例中，存储器存储装置12可通过高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)插槽、串行高级技术附件(Serial Advanced Technology Attachment,SATA)插槽、通用串行总线(UniversalSerial Bus,USB)插槽或类似的总线插槽而可插拔式地安装于主板101上(即电性连接至主板101)。此外，在一示范性实施例中，存储器存储装置12亦可以外接的方式电性连接至主板101并通过主板101与信号重驱动装置13(与处理装置11)通信。

须注意的是，在一示范性实施例中，信号重驱动装置13亦可用以调变在其他类型的电子装置(或电子电路)之间传递的信号，而不限于应用于图1的数据存储系统10。此外，在一示范性实施例中，信号重驱动装置13亦可包含于图1的处理装置11(或存储器存储装置12)、或者其他类型的电子装置(或电子电路)中。

图2是根据本发明的一示范性实施例所示出的信号重驱动装置的示意图。请参照图2，信号重驱动装置13包括接收端电路21、调变电路22、发送端电路23及模式控制电路24。接收端电路21连接至信号输入端IN。发送端电路23连接至信号输出端OUT。调变电路22连接于接收端电路21与发送端电路23之间。模式控制电路24连接至接收端电路21与调变电路22。须注意的是，以下对于信号重驱动装置13中各个电路模块的说明，等同于对于信号重驱动装置13整体所可提供的功能进行说明。

接收端电路21可从信号输入端IN接收信号S1。模式控制电路24可通过接收端电路21检测一个类比信号特征并根据所述类比信号特征控制调变电路22进入特定模式(亦称为第一模式)。例如，所述类比信号特征可基于类比(或类比信号)的形式来反映接收端电路21的信号接收状态。在第一模式下，调变电路22可调变信号S1并输出信号(亦称为第二信号)S2。例如，在第一模式下，调变电路22可调变信号S1并根据信号S1的调变结果输出信号S2。例如，调变电路22对信号S1执行的调变可包括对信号S1进行高频补偿和/或低频补偿。信号S2可反映调变电路22对信号S1的补偿结果。例如，信号S2的信号质量可高于信号S1的信号质量。发送端电路23可用以发送信号S2。此外，模式控制电路24可通过接收端电路21检测一个数字信号特征并根据所述数字信号特征控制调变电路22从所述第一模式切换至另一模式(亦称为第二模式)。例如，所述数字信号特征可基于数字(或数字信号)的形式来反映接收端电路21的信号接收状态。

在一示范性实施例中，调变电路22运作在所述第一模式下的耗电量高于调变电路22运作在所述第二模式下的耗电量。类似的，信号重驱动装置13运作在所述第一模式下的耗电量高于信号重驱动装置13运作在所述第二模式下的耗电量。

在一示范性实施例中，所述第一模式亦称为正常工作模式。在所述第一模式下，调变电路22可正常运作以调变信号S1。在一示范性实施例中，所述第二模式亦称为节能模式或待机模式。在所述第二模式下，调变电路22可处于节能或待机状态而不调变任何信号。

在一示范性实施例中，模式控制电路24可发送信号(亦称为控制信号)CS至调变电路22。信号CS可用以控制调变电路22的操作模式。例如，当信号CS包括某一信号(亦称为第一控制信号)时，调变电路22可根据此第一控制信号操作于所述第一模式。或者，当信号CS包括另一信号(亦称为第二控制信号)时，调变电路22可根据此第二控制信号操作于或切换至所述第二模式。

在一示范性实施例中，在所述第二模式(即节能模式或待机模式)下，模式控制电路24可通过接收端电路21检测所述类比信号特征。例如，所述类比信号特征可以类比的形式反映信号S1是否存在。响应于所述类比信号特征符合一特定条件(亦称为第一条件)，模式控制电路24可通过信号CS控制调变电路22从所述第二模式切换至所述第一模式(即正常工作模式)。例如，所述第一条件反映信号S1存在(即接收端电路21有接收到信号S1)。在所述第一模式下(或进入第一模式时)，调变电路22可被致能(例如唤醒)以对信号S1进行调变并输出信号S2。此外，若所述类比信号特征不符合所述第一条件(表示接收端电路21未接收到信号S1)，则模式控制电路24可控制调变电路22维持处于所述第二模式。

在一示范性实施例中，在所述第一模式(即正常工作模式)下，模式控制电路24可通过接收端电路21检测所述数字信号特征。例如，所述数字信号特征可以数字的形式反映信号S1的累积消失时间。例如，信号S1的累积消失时间可反映在信号S1从接收端电路21消失后，接收端电路21经过了一段特定时间没有再次接收到信号S1。例如，所述数字信号特征可反映所述特定时间的时间长度。响应于所述数字信号特征符合特定条件(亦称为第二条件)，模式控制电路24可通过信号CS控制调变电路22从所述第一模式切换至所述第二模式(即节能模式或待机模式)。例如，所述第二条件反映信号S1的累积消失时间达到一门槛值。在所述第二模式下(或进入第二模式时)，调变电路22可被禁能并等待被再次唤醒。此外，若所述数字信号特征不符合所述第二条件(表示信号S1的累积消失时间未达到门槛值)，则模式控制电路24可控制调变电路22维持处于所述第一模式。

从另一角度而言，在调变电路22处于节能模式或待机模式时，模式控制电路24可持续通过接收端电路21检测所述类比信号特征。所述类比信号特征可反映接收端电路21当前是否有接收到新的信号S1。在某一时间点，若接收端电路21有接收到新的信号S1，模式控制电路24可判定所述类比信号特征符合所述第一条件。响应于所述类比信号特征符合所述第一条件，模式控制电路24可唤醒调变电路22并控制调变电路22进入正常工作模式。在正常工作模式下，调变电路22可持续对信号S1进行调变，直到接收端电路21未再接收到信号S1为止。

换言之，根据所述类比信号特征，一旦接收端电路21接收到新的信号S1，模式控制电路24可立即唤醒调变电路22以对信号S1进行处理。藉此，可有效提高对调变电路22的唤醒效率，避免因调变电路22太晚被唤醒而导致信号S1中夹带的特定信息被遗漏。

另一方面，当调变电路22处于正常工作模式时，模式控制电路24可持续通过接收端电路21检测所述数字信号特征。所述数字信号特征可反映接收端电路21已经经过一段特定时间未接收到新的信号S1。在某一时间点，若所述特定时间(即信号S1的累积消失时间)达到一门槛值，模式控制电路24可判定所述数字信号特征符合所述第二条件。响应于所述数字信号特征符合所述第二条件，模式控制电路24可控制调变电路22进入节能模式或待机模式，以节省调变电路22(或信号重驱动装置13)的耗电量。

也就是说，根据所述数字信号特征，(只有)在接收端电路21经过了一段特定时间未接收到新的信号S1后，模式控制电路24可允许调变电路22进入节能模式或待机模式。藉此，可尽可能地让调变电路22在正确的时机点进入节能模式或待机模式，减少调变电路22在短时间内在唤醒与睡眠中被反复切换的机率。

图3是根据本发明的一示范性实施例所示出的信号重驱动装置的示意图。请参照图3，信号重驱动装置30包括接收端电路31、调变电路32、发送端电路33及模式控制电路34。须注意的是，接收端电路31、调变电路32、发送端电路33及模式控制电路34可分别相同或相似于图2中的接收端电路21、调变电路22、发送端电路23及模式控制电路24。

接收端电路31可包括接收端子RX_P与RX_N。接收端子RX_P与RX_N可用以接收带有正交信号的信号S1。阻抗元件R1与R2可提供终结(termination)阻抗至接收端子RX_P与RX_N。

调变电路32包括调变元件321～323。调变元件321～323用以调变信号S1并输出信号S2。例如，调变元件321～323可包括连续时间线性均衡器(Continuous Time LinearEqualization,CTLE)、可变增益放大器(Variable Gain Amplifier,VGA)和/或调变驱动器(modulation drive)。须注意的是，本发明不限制调变元件321～323的总数及类型。

发送端电路33可包括发送端子TX_P与TX_N。发送端子TX_P与TX_N可用以发送带有正交信号的信号S2。阻抗元件R3与R4可提供终结阻抗至发送端子TX_P与TX_N。

模式控制电路34连接至接收端电路31与调变电路32。模式控制电路34可通过接收端电路31检测所述类比信号特征和/或数字信号特征并根据检测结果调整信号CS的波形并输出信号CS。所输出的信号CS可用以控制调变电路32进入所述第一模式(即正常工作模式)或所述第二模式(即节能模式或待机模式)。例如，在一示范性实施例中，用以触发调变电路32进入所述第一模式的信号CS(即第一控制信号)可处于逻辑高，而用以触发调变电路32进入所述第二模式的信号CS(即第二控制信号)则可处于逻辑低，但本发明不限于此。

在一示范性实施例中，模式控制电路34可根据所述类比信号特征输出包含第一控制信号的信号CS至调变电路32，以触发或控制调变电路32进入所述第一模式。在调变电路32进入所述第一模式后，模式控制电路34可根据所述数字信号特征调整控制信号CS的波形并输出包含第二控制信号的信号CS至调变电路32，以触发或控制调变电路32切换至所述第二模式。

在一示范性实施例中，模式控制电路34可包括检测电路(亦称为第一检测电路)341、检测电路(亦称为第二检测电路)342及切换电路343。检测电路341连接至接收端电路31。检测电路342连接至检测电路341。切换电路343连接至检测电路341、检测电路342及调变电路32。

检测电路341可用以通过接收端电路31检测所述类比信号特征。检测电路341可根据所述类比信号特征提供信号(亦称为选择控制信号)CS(0)至切换电路343。例如，信号CS(0)可反映所述类比信号特征是否符合所述第一条件。例如，响应于所述类比信号特征符合所述第一条件(例如接收端电路31有接收到信号S1)，信号CS(0)可处于逻辑高。或者，响应于所述类比信号特征不符合所述第一条件(例如接收端电路31未接收到信号S1)，信号CS(0)可处于逻辑低。例如，检测电路341可包括类比静噪器(Analog Squelch)3411。在一示范性实施例中，检测电路341亦称为类比检测器或类比特征检测器。

检测电路342可用以通过接收端电路31(及检测电路341)检测所述数字信号特征。检测电路342可根据所述数字信号特征提供信号CS(2)至切换电路343。例如，信号CS(2)可反映所述数字信号特征是否符合所述第二条件。例如，响应于所述数字信号特征符合所述第二条件(例如信号S1的累积消失时间达到门槛值)，信号CS(2)可处于逻辑低。此时，处于逻辑低的信号CS(2)可视为夹带第二控制信号。或者，响应于所述数字信号特征不符合所述第二条件(例如信号S1的累积消失时间未达门槛值)，信号CS(2)可处于逻辑高。此时，处于逻辑高的信号CS(2)可视为未夹带第二控制信号。在一示范性实施例中，检测电路342亦称为数字检测器或数字特征检测器。

在一示范性实施例中，检测电路342可包括低速振荡器3421、计数电路3422及滤波电路3423。低速振荡器3421用以产生时钟信号CK。时钟信号CK的频率可低于信号S1的频率。换言之，在一示范性实施例中，假设信号S1为高速信号，则时钟信号CK可为低速时钟信号。

计数电路3422连接至检测电路341与低速振荡器3421。计数电路3422可根据接收端电路31的信号接收状态更新一个计数值CNT。例如，检测电路341的输出可反映接收端电路31的信号接收状态。计数电路3422可使用时钟信号CK对检测电路341的输出进行取样。计数电路3422可根据取样结果更新计数值CNT。计数值CNT可反映信号S1的累积消失时间。

滤波电路3423连接至检测电路341、计数电路3422及切换电路343。滤波电路3423可根据计数值CNT提供夹带或不夹带第二控制信号的信号CS(2)至切换电路343。例如，响应于计数值CNT未达到一门槛值，滤波电路3423可提供未带有第二控制信号的信号CS(2)至切换电路343。或者，响应于计数值CNT达到所述门槛值，滤波电路3423可提供带有第二控制信号的信号CS(2)至切换电路343。

切换电路343可用以接收信号CS(0)、CS(1)及CS(2)并输出信号CS。例如，切换电路343可通过一个输入端(亦称为第一输入端)接收信号CS(1)并通过另一输入端(亦称为第二输入端)接收信号CS(2)。其中，信号CS(1)可夹带第一控制信号，且信号CS(2)可夹带或不夹带第二控制信号。例如，信号CS(1)可用以持续将第一控制信号提供至切换电路343，而信号CS(2)可用以在特定时间点(例如当数字信号特征符合第二条件时)提供第二控制信号至切换电路343。此外，切换电路343可根据信号CS(0)输出包含信号CS(1)与CS(2)的其中之一的信号CS至调变电路32。例如，信号CS(0)可用以控制切换电路343的信号传递路径。

在一示范性实施例中，切换电路343可根据信号CS(0)导通第一输入端与切换电路343的输出端之间的信号传递路径(亦称为第一信号传递路径)，以输出信号CS(1)至调变电路32。或者，在一示范性实施例中，切换电路343可根据信号CS(0)导通第二输入端与切换电路343的输出端之间的另一信号传递路径(亦称为第二信号传递路径)，以输出信号CS(2)至调变电路32。例如，切换电路343可包括多工器3431。

在一示范性实施例中，用以检测所述数字信号特征的检测电路342(或计数电路3422)可根据时钟信号CK来对信号(例如信号S1或者检测电路341的输出)进行取样。例如，检测电路342(或计数电路3422)可根据时钟信号CK的上升缘与下降缘来进行信号的双倍取样。但是，用以检测所述类比信号特征的检测电路341则未根据时钟信号CK来对任何信号(包括信号S1)进行取样，更未根据时钟信号CK的上升缘与下降缘来执行所述双倍取样。

在一示范性实施例中，当接收端电路31接收到信号S1时，检测电路341可检测到所述类比信号特征符合所述第一条件。响应于所述类比信号特征符合所述第一条件，检测电路341可输出处于逻辑高的信号CS(0)。处于逻辑高的信号CS(0)可用以导通切换电路343的第一信号传递路径。切换电路343可根据处于逻辑高的信号CS(0)导通第一信号传递路径并将夹带第一控制信号的信号CS(1)作为信号CS输出至调变电路32。调变电路32可响应于信号CS(即夹带第一控制信号的信号CS(1))而进入第一模式。调变电路32可在第一模式下对信号S1进行调变并输出信号S2。

在一示范性实施例中，当接收端电路31未接收到信号S1时，检测电路341可检测到所述类比信号特征不符合所述第一条件。响应于所述类比信号特征不符合所述第一条件，检测电路341可改变信号CS(0)的波形，例如输出处于逻辑低的信号CS(0)。处于逻辑低的信号CS(0)可用以导通切换电路343的第二信号传递路径。切换电路343可根据处于逻辑低的信号CS(0)导通第二信号传递路径并将信号CS(2)作为信号CS输出至调变电路32。

在一示范性实施例中，在接收端电路31未接收到信号S1的初期，信号S1的累积消失时间还很短。因此，在接收端电路31未接收到信号S1的初期，检测电路342可检测到所述数字信号特征不符合所述第二条件(例如计数值CNT未达到门槛值)。响应于所述数字信号特征不符合所述第二条件，检测电路342可输出未夹带第二控制信号的信号CS(2)。在此状况下(即信号CS(2)未夹带第二控制信号)，即便切换电路343将信号CS(2)输出至调变电路32，调变电路32仍持续操作于第一模式。

在一示范性实施例中，当接收端电路31经过一段时间未接收到信号S1后，在检测电路341持续检测到所述类比信号特征不符合所述第一条件的情况下，检测电路342可检测到所述数字信号特征符合所述第二条件(例如计数值CNT达到门槛值)。响应于所述数字信号特征符合所述第二条件，检测电路342可输出夹带第二控制信号的信号CS(2)至调变电路32。在此状况下(即信号CS(2)夹带第二控制信号且切换电路343持续将信号CS(2)输出至调变电路32)，调变电路32可切换至第二模式。

图4是根据本发明的一示范性实施例所示出的信号时序示意图。请参照图3与图4，假设在时间点T(0)之前，调变电路32处于第二模式(即节能模式或待机模式)。在时间点T(0)，接收端电路31接收到信号S1。因此，在时间点T(0)之后，调变电路32被切换至第一模式(即正常工作模式)以对信号S1进行调变，且输出端电路33持续输出通过调变信号S1而产生的信号S2。

在时间点T(1)至T(2)之间，接收端电路31未接收到信号S1。但是，在时间点T(1)至T(2)之间，持续增加的计数值CNT未达到门槛值THR。因此，在时间点T(1)至T(2)之间，即便接收端电路31未接收到信号S1，调变电路32仍被维持于第一模式(即正常工作模式)。此外，在时间点T(2)，计数值CNT可被重置(reset)。

在时间点T(2)与T(3)之间，接收端电路31持续接收到信号S1。同时，调变电路32在第一模式(即正常工作模式)下持续对信号S1进行调变，且输出端电路33持续输出信号S2。

在时间点T(3)至T(4)之间，接收端电路31未接收到信号S1。在时间点T(3)之后，计数值CNT随着信号S1的累积消失时间增加而持续增加。特别是，在时间点T(4)，持续增加的计数值CNT达到门槛值。因此，在时间点T(4)之后，调变电路32被切换回第二模式(即节能模式或待机模式)，以等待下次接收到信号S1时被唤醒。此外，在时间点T(4)之后，计数值CNT可被重置。

换言之，根据图1至图4的示范性实施例，信号重驱动装置(或调变电路)可根据所述类比信号特征而进入第一模式(即正常工作模式)，且所述类比信号特征以类比形式来反映是否接收到待处理的信号S1。藉此，有效提高对信号重驱动装置(或调变电路)的唤醒效率。

此外，根据图1至图4的示范性实施例，信号重驱动装置(或调变电路)可根据所述数字信号特征而从第一模式切换至第二模式(即节能模式或待机模式)，且所述数字信号特征以数字形式(例如图3与图4的计数值CNT)来反映信号S1的累积消失时间。藉此，可尽可能地让信号重驱动装置(或调变电路)在正确的时机点进入节能模式或待机模式(例如延缓进入节能或待机模式的时间点)。

图5是根据本发明的一示范性实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图6是根据本发明的一示范性实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。

请参照图5与图6，主机系统51一般包括处理器511、随机存取存储器(randomaccess memory,RAM)512、只读存储器(read only memory,ROM)513及数据传输接口514。处理器511、随机存取存储器512、只读存储器513及数据传输接口514皆连接至系统总线(system bus)510。

在本示范性实施例中，主机系统51是通过数据传输接口514与存储器存储装置50连接。例如，主机系统51可通过数据传输接口514将数据存储至存储器存储装置50或从存储器存储装置50中读取数据。此外，主机系统51是通过系统总线510与I/O装置52连接。例如，主机系统51可通过系统总线510将输出信号传送至I/O装置52或从I/O装置52接收输入信号。

在一示范性实施例中，处理器511、随机存取存储器512、只读存储器513及数据传输接口514可设置在主机系统51的主板60上。数据传输接口514的数目可以是一或多个。通过数据传输接口514，主板60可以通过有线或无线方式连接至存储器存储装置50。存储器存储装置50可例如是U盘601、存储卡602、固态硬盘(SSD)603或无线存储器存储装置604。无线存储器存储装置604可例如是近场通信(Near Field Communication,NFC)存储器存储装置、无线保真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主板60也可以通过系统总线510连接至全球定位系统(Global Positioning System,GPS)模块605、网络接口卡606、无线传输装置607、键盘608、荧幕609、喇叭610等各式I/O装置。例如，在一示范性实施例中，主板60可通过无线传输装置607存取无线存储器存储装置604。

在一示范性实施例中，所提及的主机系统为可实质地与存储器存储装置配合以存储数据的任意系统。虽然在上述示范性实施例中，主机系统是以计算机系统来作说明，然而，图7是根据本发明的一示范性实施例所示出的主机系统与存储器存储装置的示意图。请参照图7，在另一示范性实施例中，主机系统71也可以是数码相机、摄像机、通信装置、音频播放器、视频播放器或平板计算机等系统，而存储器存储装置70可为其所使用的安全数字(Secure Digital,SD)卡72、小型快闪(Compact Flash,CF)卡73或嵌入式存储装置74等各式非易失性存储器存储装置。嵌入式存储装置74包括嵌入式多媒体卡(embedded MultiMedia Card,eMMC)741和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置742等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。

图8是根据本发明的一示范性实施例所示出的存储器存储装置的示意图。请参照图8，存储器存储装置80包括连接接口单元801、存储器控制电路单元802及可复写式非易失性存储器模块803。

连接接口单元801用以将存储器存储装置80连接至主机系统。在本示范性实施例中，连接接口单元801是相容于SATA标准。然而，必须了解的是，本发明不限于此，连接接口单元801亦可以是符合并行高级技术附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and ElectronicEngineers,IEEE)1394标准、PCI Express标准、USB标准、SD接口标准、超高速一代(UltraHigh Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(Memory Stick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元801可与存储器控制电路单元802封装在一个芯片中，或者连接接口单元801是布设于一包含存储器控制电路单元802的芯片外。

存储器控制电路单元802用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统的指令在可复写式非易失性存储器模块803中进行数据的写入、读取与抹除等运作。

可复写式非易失性存储器模块803是连接至存储器控制电路单元802并且用以存储主机系统所写入的数据。可复写式非易失性存储器模块803可以是单阶存储单元(SingleLevel Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个位元的快闪存储器模块)、二阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个位元的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个位元的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个位元的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

可复写式非易失性存储器模块803中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个位元。具体来说，每一个存储单元的控制门(control gate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制门，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块406中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个位元。

在本示范性实施例中，可复写式非易失性存储器模块803的存储单元会构成多个实体程序化单元，并且此些实体程序化单元会构成多个实体抹除单元。具体来说，同一条字线上的存储单元会组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的位元，则同一条字线上的实体程序化单元至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效位元(Least Significant Bit，LSB)是属于下实体程序化单元，并且一存储单元的最高有效位元(Most Significant Bit，MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。

在本示范性实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元为实体页(page)或是实体扇(sector)。若实体程序化单元为实体页，则此些实体程序化单元通常包括数据位元区与冗余(redundancy)位元区。数据位元区包含多个实体扇，用以存储使用者数据，而冗余位元区用以存储系统数据(例如，错误更正码等管理数据)。在本示范性实施例中，数据位元区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他示范性实施例中，数据位元区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目的一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。

图9是根据本发明的一示范性实施例所示出的模式控制方法的流程图。请参照图9，在步骤S901中，通过信号重驱动装置的接收端电路接收第一信号。在步骤S902中，通过所述接收端电路检测类比信号特征。在步骤S903中，根据所述类比信号特征进入第一模式。在步骤S904中，在所述第一模式下，调变所述第一信号并输出第二信号。在步骤S905中，通过所述信号重驱动装置的发送端电路发送所述第二信号。在步骤S906中，通过所述接收端电路检测数字信号特征。在步骤S907中，根据所述数字信号特征从所述第一模式切换至第二模式。

然而，图9中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图9中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图9的方法可以搭配以上示范性实施例使用，也可以单独使用，本发明不加以限制。

综上所述，在本发明的示范性实施例中，信号重驱动装置(或调变电路)是根据类比的信号检测方式而被唤醒，且搭配以数字的信号检测方式来使信号重驱动装置(或调变电路)重新进入节能模式或待机模式。藉此，可使信号重驱动装置在省电与维持信号传输质量之间更好的取得平衡。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。