具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

如图1所示，发明提出了一种基于FPGA芯片的数据保护系统，包括FPGA芯片、放电控制模块3、供电转换模块2、存储设备，其中所述放电控制模块3的信号输入端和供电输入端分别与所述FPGA芯片和供电转换模块2相连，配置用于根据FPGA芯片的指令将供电转换模块2输出的高压电流发送到与所述FPGA芯片相连的存储设备中以将其销毁。

在实际的应用中，因为FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)具有优异的并行处理能力，常用来作为IO设备的扩展单元，在存储管理领域更可借助其并行计算能力使得边缘计算和存储远超常规计算机的并发处理和传输的能力，因此常被用来作为桥接外部IO设备或存储设备与计算机CPU连接的桥梁。

本发明所公开的数据保护系统就依托于FPGA芯片作为数据处理单元，并且由于FPGA芯片具有可编程特性，在本发明的一些实施例中，FPGA芯片还分担一些数据保护逻辑的处理任务。

在本实施例中，本发明所公开的一种基于FPGA芯片的数据保护系统，主要包括FPGA芯片1、供电转换模块、放电控制模块3。如图3所示，放电控制模块的信号控制输入端连接FPGA芯片1，并接收来自FPGA芯片的逻辑指令。放电控制模块3还与供电转换模块3的输出端相连，接收来自供电转换模块的高压电流。并在FPGA芯片的控制下向与FPGA芯片1相连的存储设备释放高电压的电流。

在本发明的一些实施方式中，所述与所述FPGA芯片相连的存储设备与所述FPGA芯片的连接电路中设有保护电路，所述保护电路串联在所述存储设备与所述FPGA芯片相连的多个IO接口的一个或多个引脚电路中。

在本实施例，保护电路用于保护FPGA芯片相连的内部电路不会被放电控制模块3所释放的高压电流损坏，因此，保护电路位于FPGA芯片1相连的多个IO接口的多个引脚电路中。

在本发明的一些实施方式中，所述保护电路包括串联在电路中的电感和电容，其中，所述电容的一端与所述FPGA芯片的数据引脚相连，另一端与所述电感的一端相连；所述电感的另一端与所述放电控制模块相连。

在本实施例中，外部存储设备与FPGA芯片的连接的接口电路中设有如图2所示的保护电路，每一个连接接口的每一针脚均包含如图2所示的电路，保护电路中串联有1个电感L1和一个一定容量的电容C1。电容段与FPGA芯片的各个IO接口的引脚相连，而外部存储设备和放电控制模块3的输出端连接于电感一端的接口L1C。当FPGA芯片发出烧毁存储设备指令时，放电控制模块3发出高压电流，由于外部存储设备的针脚与放电控制模块3的处于连接关系，因此，可直接将高压电流输送到外部的存储设备上，直接烧毁存储设备的存储电路。

此外，由于保护电路中存在电感和电容，因此FPGA芯片等内部电路可免于放电模块3所释放的高压电流的影响。

在本发明的一些实施方式中，还包括存储设备感应电路，所述存储设备感应电路位于存储系统的外壳的连接结构之间，与所述FPGA芯片相连，配置用于将所述存储系统的外壳被打开的状态发送到FPGA芯片，由FPGA芯片发出相应的指令到放电控制模块以向存储设备输出高压电流。

在本实施例中，本发明所提出的数据保护系统还设有感应电路，感应电路位于设备的外壳的内侧，在外壳部件的连接点通过磁吸电路连接，当外壳闭合时感应电路处于连接状态，当在外力的作用下外壳打开时，在外壳连接点的部分的磁吸连接被断开，此时感应电路处于断开状态。感应电路连与FPGA芯片1相连，并将感应电路的状态反馈给FPGA芯片，当感应电路的状态为断开时且FPGA芯片中的安全秘钥认也未通过，FPGA芯片1将向放电控制模块3发出指令，使放电控制模块3释放高压电流烧毁存储设备。

如图3所示，在本发明的一些实施方式中，所述FPGA芯片配置用于执行以下步骤：

响应于发起存储安全验证，接收来自数字按键输入的安全秘钥；

将所述安全秘钥与flash中存储的安全秘钥进行一致性校验；

响应于校验失败的次数达到预设值，控制所述放电控制模块发出高压电流将与所述FPGA芯片相连存储设备销毁。

在本实施例中，在正常拆下存储设备时，可通过数字按键输入相应的安全秘钥，FPGA在接收到安全秘钥后对比存储在Flash中的安全秘钥。若判断结果不一致则发起警告。若在3小时内有超过3次输入的安全秘钥验证失败则进入危险状态，在危险状态下，若再次触发验证安全秘钥失败，则FPGA芯片1向放电控制模块3发送释放高压电流指令，放电控制模块3响应该指令后向存储设备输出高压电流，烧毁存储设备中的电路。

在本发明的一些实施方式中，FPGA芯片还配置用于：

响应于校验成功，则断开所述存储设备感应电路向FPGA芯片的输入。

在本实施例中，当输入的安全秘钥在被验证通过后，FPGA芯片1将在3小时断开感应电路的状态信号的输入。此时可打开外壳取下设备中的存储设备而不触发烧毁存储设备的响应机制。

在本发明的一些实施方式中，所述供电转换模块包括逆变升压模块和电源供电模块，所述逆变升压模块的输入端与所述电源供电模块相连配置用于将所述电源供电模块输出的电压升压到特定值并转换成交流电。

在本实施例中，供电转换模块2中包含逆变升压模块6和电源供电模块4，电源供电模块4将外界电源转换为系统需要的电压供给设备，同时向逆变升压模块6的输入与系统相同的电压12V或5V，逆变升压模块将输入的电压升压到36V并将直流电转换成交流电。

在本发明的一些实施方式中，逆变升压模块6先将12V或5V的直流电转换成交流电，在放电控制模块3对存储设备放电时，慢慢的将电压由5V或12V升高到36V。通过电压的缓慢增加以解决存储设备中防止过流的保护电路对存储设备的保护作用。

在本发明的一些实施方式中，所述供电转换模块还包括可充电电池，所述充电电池与所述供电转换模块相连配置用于在电源供电模块断电时向所述逆变升压模块供电。

在本实施例中，供电转换模块还设有可充电电池5，电源供电模块向可充电电池5供电，可充电电池5在电源供电模块失去外部电源供电时向逆变升压模块和系统供电。

如图4所示，在本发明的一些实施方式中，所述FPGA芯片还配置用于：

步骤S201、获取所述可充电电池的电量，并判断所述可充电电池的电量是否低于预定电量；

S202、响应于所述可充电电池电量低于预定电量，将与所述FPGA芯片相连的存储设备的索引文件以特定方式改写。

在本实施例中，FPGA芯片1还用于检测可充电电池5的电量，当检测到可充电电池5的剩余电量低于10％时，获取与FPGA芯片相连的存储设备的索引文件内容，并以一定方式打乱该文件内容并重新写入到存储设备的特定存储区域中，并等待因断电而导致的被迫关机。

在本发明的一些实施方式中，所述特定的方式包括对所述索引文件加密、对所述索引文件内容分割后按一定顺序重组以及对所述索引文件内容分割后按照一定顺序重组并再次加密。

在本实施例中，FPGA芯片1对存储设备索引文件的改写可以是通过对索引文件内容的加密，并将加密后的数据写入到存储设备的引导区。还可以是对存储设备的索引文件内容进行分割并将分割后的数据按照一定顺序打乱。例如，将某一存储设备的索引文件的内容转换成字符串后分成10组，并按照该设备序列号中前5为不重复数字为顺序，将前5位数字对应的分组后的索引文件数据按照分组顺序重新排列该索引文件。具体为：获取该设备的唯一ID序列号，若序列号为ST002543124，则前5个不重复的数字为2、5、4、3、1，则将索引文件分成10组，并将第2组数据放在首位，第5组数据放在第二位，将第4组数据放在第三位，将第3组数据放在第四位。将第1组数据放在第五位，其余数据按照原顺序依次排在后续位置即可，第6组排在第六位，第7组排在第七位依次类推。将重新排列好顺序的索引文件内容重新写入到特定的引导区域。在不知道数据存储的索引文件的情况下，即便存储设备被盗取，也无法获取设备内部的文件。

在本发明的一些实施方式中，还包括将分组并打乱顺序的索引文件加密再写入到特定的引导区。

在系统再次上电启动时，FPGA芯片1根据对存储设备的改写方式逆向获取正确的索引文件的内容，并将该内容重新写入到特定的引导区。便可重新获取存储设备内部的文件结构及文件内容。

通过本发明所提供的一种基于FPGA芯片的数据保护系统，通过FPGA芯片根据系统外部的用户的使用状态的变化，控制与其连接的放电控制模块，在面临外部存储设备出现数据泄露风险时及时将外部存储设备通过高压电流烧坏，以牺牲存储设备的代价保护其存储的数据的安全性。实现数据防泄漏的最后一道安全屏障，防护效率极高。并还且具备一定的数据恢复软保护能力。并且可防止断电时强行破开设备取走存储设备导致数据内容泄露的方案。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上对本发明所提供的技术内容进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。