具体实施方式

例如在微波放大电路等的功率放大电路中，为了提高功率效率，有时使用所谓的多赫蒂型的结构。多赫蒂型的功率放大电路具备：进行从A级至AB级或者B级动作的主放大器和进行C级动作的峰值放大器，在主放大器及峰值放大器中单独地放大输入信号，并且将来自主放大器的输出信号和来自峰值放大器的输出信号合成并输出。对于多赫蒂型的功率放大电路而言，若输出功率变大则峰值放大器的阻抗减少，作为其结果，主放大器的负荷减少，能够以高功率效率进行放大。

在这样的多赫蒂型的功率放大电路中，构成主放大器及峰值放大器的晶体管的增益相对于功率放大电路所要求的增益而较小的情况下，需要将多个晶体管以多级构成。在该情况下，在峰值放大器中，希望使多级连接的多个晶体管成为接通状态的定时彼此接近。

[本公开的效果]

根据本公开，在多赫蒂型的功率放大电路的峰值放大器中，能够使多级连接的多个晶体管成为接通状态的定时彼此接近。

[本公开的实施方式的说明]

首先，列出并描述本公开的实施方式来进行说明。一实施方式所涉及的功率放大电路是多赫蒂型的功率放大电路，且具备主放大器及峰值放大器。从一个输入信号分支的第一输入信号及第二输入信号分别向主放大器及峰值放大器输入。功率放大电路将来自主放大器的第一输出信号和来自峰值放大器的第二输出信号合成而输出。峰值放大器具有第一晶体管和第二晶体管。第一晶体管具有第一源极端子、第一漏极端子及第一控制端子。第二晶体管具有第二源极端子、第二漏极端子及第二控制端子。第一源极端子与第一恒定电位线连接。第一漏极端子与第一节点连接。第二源极端子与第一节点连接。第二漏极端子与电位比第一恒定电位线高的第二恒定电位线连接。第一控制端子与第一偏压施加电路连接。第二输入信号经由第一交流耦合电路而向第一控制端子输入。第一偏压施加电路对第一控制端子施加第一偏压。第二控制端子与第二偏压施加电路连接，并经由第二交流耦合电路而与第一节点连接。第一节点经由第三交流耦合电路而与第一恒定电位线连接。第二偏压施加电路对第二控制端子施加第二偏压。第二漏极端子与第二恒定电位线之间的第二节点与第四交流耦合电路连接，并经由第四交流耦合电路而输出第二输出信号。根据该结构，在多赫蒂型的功率放大电路的峰值放大器中，能够使多级连接的多个晶体管成为接通状态的定时彼此接近。

也可以是，在上述的功率放大电路中，第一偏压具有如下大小：在向第一控制端子输入的信号的功率不超过第一电平时第一晶体管成为夹断状态，在向第一控制端子输入的信号的功率超过第一电平时第一晶体管成为接通状态。

也可以是，在上述的功率放大电路中，第二偏压具有如下大小：在向第一控制端子输入的信号的功率不超过第一电平时第二晶体管成为夹断状态，在向第一控制端子输入的信号的功率超过第一电平时第二晶体管成为接通状态。

也可以是，在上述的功率放大电路中，峰值放大器还具备第三晶体管，上述第三晶体管具有第三源极端子、第三漏极端子及第三控制端子。第三源极端子与第一恒定电位线连接。第三漏极端子与第一节点连接。第三控制端子与对第三控制端子施加第三偏压的第三偏压施加电路连接，第二输入信号经由第五交流耦合电路而向第三控制端子输入。第一控制端子经由第一交流耦合电路而与第三漏极端子连接，第二输入信号在通过第三晶体管放大之后经由第一交流耦合电路而向第一控制端子输入。

也可以是，在上述的功率放大电路中，第二晶体管的总栅极宽度为第一晶体管的总栅极宽度与第三晶体管的总栅极宽度之和以上。

也可以是，在上述的功率放大电路中，第三偏压具有如下大小：在向第三控制端子输入的信号的功率不超过第一电平时第三晶体管成为夹断状态，在向第三控制端子输入的信号的功率超过第一电平时第三晶体管成为接通状态。

也可以是，在上述的功率放大电路中，第一偏压具有如下大小：在向第一控制端子输入的信号的功率不超过第二电平时第一晶体管成为夹断状态，在向第一控制端子输入的信号的功率超过第二电平时第一晶体管成为接通状态，第二电平大于第一电平。

也可以是，在上述的功率放大电路中，主放大器除各偏压的大小之外具有与峰值放大器相同的结构。

[本公开的实施方式的详情]

以下参照附图对本公开的功率放大电路的具体例进行说明。本发明不限定于这些例示，而是由权利要求书示出，旨在包括权利要求书及其等同的意思及范围内的所有变更。在以下的说明中，对附图的说明中相同的要素标注相同的附图标记，省略重复的说明。在下述的说明中，“连接”是指电连接。除去明示的情况之外，电连接除了包括经由电阻实质为零的导电线的连接之外，还包括经由电阻等电子元件的连接。

[第一实施方式]

图1是概略地示出本公开的第一实施方式所涉及的功率放大电路1A的结构的图。该功率放大电路1A是所谓的多赫蒂型的微波放大电路。如该图所示那样，功率放大电路1A具备驱动放大器3、主放大器4、峰值放大器5及λ/4线路6、7。

驱动放大器3的输入端与功率放大电路1A的信号输入端8连接。驱动放大器3从信号输入端8输入作为放大对象的信号，将该信号放大并输出。驱动放大器3例如包括晶体管而构成。从信号输入端8输入的信号的频率例如为60GHz以上且90GHz以下。驱动放大器3的输出端与节点NA连接。

主放大器4及峰值放大器5单独地放大输入信号。在本实施方式中，主放大器4及峰值放大器5分别作为二级放大器而构成。主放大器4的输入端经由节点NA与驱动放大器3的输出端连接。主放大器4的输入端接受由驱动放大器3放大后在节点NA分支的一方的信号即第一输入信号。主放大器4进行从A级至AB级或B级的放大动作。主放大器4的输出端经由节点NB与功率放大电路1A的信号输出端9连接。在主放大器4的输出端与节点NB之间，夹设λ/4线路6。从主放大器4输出的放大后的信号经过λ/4线路6而达到节点NB。另一方面，峰值放大器5的输入端经由节点NA与驱动放大器3的输出端连接。在节点NA与峰值放大器5的输入端之间夹设λ/4线路7。峰值放大器5的输入端经由λ/4线路7接受由驱动放大器3放大后在节点NA分支的另一方的信号即第二输入信号。峰值放大器5进行C级的放大动作。峰值放大器5的输出端经由节点NB与功率放大电路1A的信号输出端9连接。从峰值放大器5输出的放大后的信号达到节点NB。来自主放大器4的输出信号和来自峰值放大器5的输出信号在节点NB相互合成，从信号输出端9向功率放大电路1A的外部输出。

图2是表示峰值放大器5的详细结构的电路图。本实施方式的峰值放大器5具有所谓的电流复用(Current-Reuse)结构。电流复用结构是指在多级电子电路中也将供给于后级电路的电源经由后级电路而供给于前级电路的结构。如该图所示那样，峰值放大器5具有作为初级放大电路的第一晶体管TR₁和作为末级放大电路的第二晶体管TR₂。第一晶体管TR₁串联连接于作为第一恒定电位线的接地电位线GND与第一节点N₁之间。第二晶体管TR₂串联连接于第一节点N₁与电位比接地电位线GND高的第二恒定电位线即电源电位线VD之间。换言之，第一晶体管TR₁的一方的电流端子例如源极与接地电位线GND连接，另一方的电流端子例如漏极与第一节点N₁连接。第二晶体管TR₂的一方的电流端子例如源极与第一节点N₁连接，另一方的电流端子例如漏极与电源电位线VD连接。第一晶体管TR₁和接地电位线GND之间的电连接、第一晶体管TR₁和第一节点N₁之间的电连接、第二晶体管TR₂和第一节点N₁之间的电连接及第二晶体管TR₂和电源电位线VD之间的电连接不经由电阻等而经由实质上为零的电阻值来进行。第一晶体管TR₁及第二晶体管TR₂例如为GaN-HEMT(High ElectronMobility Transistor：高电子迁移率晶体管)。

第一晶体管TR₁的控制端子即栅极经由作为第一交流耦合电路的耦合电容C₁，与峰值放大器5的输入端5a交流连接，且直流截断。第一晶体管TR₁的控制端子从输入端5a经由耦合电容C₁接受输入信号S_in。输入信号S_in是在图1的节点NA分支的第二输入信号。第一晶体管TR₁的控制端子与对该控制端子施加第一偏压VG₁的电路11连接。在第一晶体管TR₁的控制端子输入有输入信号S_in’，上述输入信号S_in’通过经由耦合电容C₁传播的输入信号S_in的高频信号成分中施加了第一偏压VG₁而成。在本实施方式中，电路11包括第一电压输入端子11a及电阻R₁₁。第一电压输入端子11a经由电阻R₁₁与第一晶体管TR₁的控制端子连接。为了使第一晶体管TR₁进行C级动作，第一偏压VG₁设定为如下大小：在输入信号S_in(准确而言为输入信号S_in’)的功率不超过第一电平时第一晶体管TR₁成为夹断状态，在输入信号S_in(准确而言为输入信号S_in’)的功率超过第一电平时第一晶体管TR₁成为接通状态。在一实施例中，第一晶体管TR₁成为接通状态的第一电平为-0.4V，在输入信号S_in的功率不超过第一电平的情况下用于使第一晶体管TR₁成为夹断状态的第一偏压VG₁为-1V。第一电平基于主放大器4饱和的电平来决定。

第二晶体管TR₂的控制端子即栅极经由作为第二交流耦合电路的耦合电容C₂，与第一节点N₁交流连接，且直流截断。在第一节点N₁，输入信号S_in’经由第一晶体管TR₁，作为输入信号S_in2而传播。第二晶体管TR₂的控制端子与对该控制端子施加第二偏压VG₂的电路12连接。在第二晶体管TR₂的控制端子输入有输入信号S_in2’，上述输入信号S_in2’通过经由耦合电容C₂传播的输入信号S_in2的高频信号成分中施加了第二偏压VG₂而成。在本实施方式中，电路12包括电压输入端子12a及电阻R₁₂。电压输入端子12a经由电阻R₁₂与第二晶体管TR₂的控制端子连接。第二偏压VG₂具有如下大小：在输入信号S_in2’的功率不超过上述第一电平时第二晶体管TR₂成为夹断状态，在输入信号S_in2’的功率超过上述第一电平时第二晶体管TR₂成为接通状态。在一实施例中，第二偏压VG₂为3.6V。

第一节点N₁经由作为第三交流耦合电路的耦合电容C₃，与接地电位线GND交流连接，且直流截断。第二晶体管TR₂与电源电位线VD之间的第二节点N₂经由作为第四交流耦合电路的耦合电容C₄，与峰值放大器5的输出端5b交流连接，直流截断。峰值放大器5将放大后的输出信号S_out从第二节点N₂经由耦合电容C₄而输出。

对具备以上结构的峰值放大器5的动作进行说明。若在输入端5a接受输入信号S_in，则作为高频信号的输入信号S_in穿过耦合电容C₁而达到第一晶体管TR₁的控制端子。从电路11对第一晶体管TR₁的控制端子施加第一偏压VG₁。因此，将第一偏压VG₁和输入信号S_in合成而得到的电压作为输入信号S_in’而施加于第一晶体管TR₁的控制端子。通过将第一偏压VG₁设定为适当的大小，从而在输入信号S_in’的功率不超过第一电平时，第一晶体管TR₁成为夹断状态，仅流动少量第一晶体管TR₁的电流端子之间的电流。在输入信号S_in’的功率超过第一电平时，第一晶体管TR₁成为接通状态，在第一晶体管TR₁的电流端子之间流动与输入信号S_in’的大小对应的电流。

而且，向第一晶体管TR₁的控制端子施加的施加电压中的因输入信号S_in’引起的高频成分在放大之后从第一节点N₁经过耦合电容C₂作为输入信号S_in2而向第二晶体管TR₂的控制端子输入。图2的箭头A_RF表示这样的高频成分的流动。从电路12对第二晶体管TR₂的控制端子施加第二偏压VG₂。因此，在第二晶体管TR₂的控制端子，作为输入信号S_in2’而施加将第二偏压VG₂和放大输入信号S_in后的高频成分合成而得到的电压。通过将第二偏压VG₂设定为适当的大小，在输入信号S_in’的功率不超过上述第一电平时，第二晶体管TR₂成为夹断状态，仅流动少量第二晶体管TR₂的电流端子之间的电流。在输入信号S_in’的功率超过上述第一电平时，第二晶体管TR₂成为接通状态，在第二晶体管TR₂的电流端子之间流动与放大了的高频成分的大小对应的电流。

第一晶体管TR₁及第二晶体管TR₂在电源电位线VD与接地电位线GND之间串联连接，因此，在它们中流动的电流共用。图2的箭头A_DC表示这样的共用电流的流动。由该电流产生的第二节点N₂的电位包括将输入信号S_in以两个阶段放大的高频成分。该高频成分穿过耦合电容C₄，从输出端5b向峰值放大器5的外部即图1所示的节点NB作为输出信号S_out而输出。在第一晶体管TR₁及第二晶体管TR₂流动的共用电流的大小主要根据第一偏压VG₁的大小来决定。

图1所示的主放大器4可以具有与上述的峰值放大器5相同的结构，或者也可以具有与峰值放大器5不同的结构。在主放大器4具有与峰值放大器5相同的结构的情况下，主放大器4进行从A级至AB级或者B级动作，因此，第一偏压VG₁的大小与峰值放大器5不同。即，为了使第一晶体管TR₁进行从A级至AB级或者B级动作，第一偏压VG₁具有无论输入信号S_in的功率如何第一晶体管TR₁均始终成为接通状态的大小。在一实施例中，第一偏压VG₁为-1.0V。

图3A、图3B及图3C是用于对峰值放大器5的动作的具体例进行说明的图。这些图中，在表示电压的大小的纵轴一并示出第一偏压VG₁、第一晶体管TR₁的源极电压VS₁、第二偏压VG₂、第二晶体管TR₂的源极电压VS₂及电源电位线VD的电平。这些电压中的第一偏压VG₁、第一晶体管TR₁的源极电压VS₁、第二偏压VG₂及电源电位线VD是固定的偏压。源极电压VS₁例如为0V。第二晶体管TR₂的源极电压VS₂与第一晶体管TR₁的漏极电压VD₁相等。源极电压VS₂根据第一晶体管TR₁及第二晶体管TR₂的动作状态而变动。

图3A示出向峰值放大器5输入的输入信号S_in的功率低的情况。图3B示出向峰值放大器5输入的输入信号S_in的功率开始上升而峰值放大器5从断开状态向接通状态转换的情况。图3C示出向峰值放大器5输入的输入信号S_in的功率上升而峰值放大器5为接通状态的情况。

图3A、图3B、及图3C还示出第一晶体管TR₁的控制端子即栅极的输入信号S_in’及第二晶体管TR₂的控制端子即栅极的输入信号S_in2’的输入波形的电压电平的图像。而且，作为其结果，施加于第一晶体管TR₁的栅极与源极间的电压Vg1s1和施加于第二晶体管TR₂的栅极与源极间的电压Vg2s2的电平与箭头一起示出。

在向峰值放大器5输入的输入信号S_in的功率低的情况下(图3A)，输入信号S_in’和输入信号S_in2’的功率也较低。以使第一晶体管TR₁和第二晶体管TR₂成为夹断状态的方式设定第一偏压VG₁及第二偏压VG₂，第一晶体管TR₁的栅极与源极间电压Vg1s1及第二晶体管TR₂的栅极与源极间电压Vg2s2由于不超过预定电平(此处假定-0.4V)，所以仅流动少量这些晶体管的电流。

另一方面，在电路的结构上，第一晶体管TR₁的漏极电流ID₁与第二晶体管TR₂的漏极电流ID₂相等。因此，以使漏极电流ID₁与漏极电流ID₂相互相等的方式，相对于第一晶体管TR₁的栅极与源极间电压Vg1s1决定第二晶体管TR₂的源极电压VS₂的电位即第一晶体管TR₁的漏极电压VD₁的电位。接着，决定第一晶体管TR₁的漏极与源极间电压VD1S1、第二晶体管TR₂的栅极与源极间电压Vg2s2及第二晶体管TR₂的漏极与源极间电压VD2S2。实际上，第一晶体管TR₁的漏极与源极间电压VD1S1与第二晶体管TR₂的漏极与源极间电压VD2S2不同，虽差异很小，但也成为VG1S1＜VG2S2。

其后，若向峰值放大器5输入的输入信号S_in的功率开始上升，则输入信号S_in’和输入信号S_in2’的功率也开始上升。而且，若第一晶体管TR₁的栅极与源极间电压Vg1s1及第二晶体管TR₂的栅极与源极间电压Vg2s2超过预定电平(-0.4V)，则如图3B所示，第一晶体管TR₁成为接通状态，第一晶体管TR₁的漏极电流ID₁开始流动。在这种情况下，也以满足ID₁＝ID₂的方式决定漏极电压VD₁的电位即源极电压VS₂的电位，接着，决定第一晶体管TR₁的漏极与源极间电压VD1S1、第二晶体管TR₂的漏极与源极间电压VD2S2及第二晶体管TR₂的栅极与源极间电压Vg2s2。但是，在漏极电流ID₂流动时，以满足ID₁＝ID₂的方式，降低漏极电压VD₁的电位即源极电压VS₂的电位。

而且，如图3C所示，若向峰值放大器5输入的输入信号S_in的功率进一步上升，则输入信号S_in’和输入信号S_in2’的功率也进一步上升。第一晶体管TR₁的漏极电流ID₁进一步流动，以满足ID₁＝ID₂的方式，决定漏极电压VD₁的电位即源极电压VS₂的电位，接着，决定第一晶体管TR₁的漏极与源极间电压VD1S1、第二晶体管TR₂的漏极与源极间电压VD2S2及第二晶体管TR₂的栅极与源极间电压Vg2s2。但是，在漏极电流ID₂流动时，以满足ID₁＝ID₂的方式，进一步降低漏极电压VD₁的电位即源极电压VS₂的电位。此时的动作与主放大器4具有同峰值放大器5相同的结构的情况下的主放大器4的动作相同。

针对通过以上说明的本实施方式的功率放大电路1A得到的效果，与以往的课题一起进行说明。图4A是表示通常的多赫蒂型的功率放大电路的结构的图。如该图所示，通常的多赫蒂型的功率放大电路具备：进行从A级至AB级或者B级动作的单级放大器的主放大器4A；及进行C级动作的单级放大器的峰值放大器5A。该电路在主放大器4A及峰值放大器5A中单独地放大输入信号，并且将来自主放大器4A的输出信号和来自峰值放大器5A的输出信号合成而输出。对于多赫蒂型的功率放大电路而言，若输出功率变大则峰值放大器5A的阻抗减少，作为其结果，主放大器4A的负荷减少，能够以高功率效率进行放大。

在这样的多赫蒂型的功率放大电路中，在放大器的增益例如为不足10dB之类的较小的值的情况下，例如如图4B所示，考虑将由多级放大器构成的驱动放大器3A设置于节点NA的前级。然而，如该例子那样即便仅最后一级为多赫蒂构造，对功率放大电路整体的功率效率的贡献也较小。输入信号的频率越高，则放大器的增益越小，因此，这样的问题变显著。

因此，如图5A所示，考虑通过分别由多级放大器构成的主放大器4B及峰值放大器5B构成多赫蒂构造。但是，在这种情况下，需要进行C级动作的峰值放大器5B的多级放大器几乎同时上升(成为接通状态)。因此，在某个放大器上升之后基于该放大器的输出而使其后级的放大器上升的结构的情况下，需要比较小地设定构成各级放大器的晶体管的栅极偏置。因此，各级晶体管的温度特性的不一致及工艺不一致的影响变显著。此外，漏电电流变大，因此，产生功率效率降低之类的问题。为了避免这样的问题，也考虑将构成后级放大器的晶体管的栅极偏置与前级独立地控制。然而在该情况下，如图5B所示，需要用于监视向峰值放大器5B输入的输入信号功率并根据该输入信号功率控制栅极偏置的电路13，导致功率放大电路复杂化。此外，导致向功率放大电路输入的输入频率的上限被电路13的动作速度限速。

相对于上述课题，对于本实施方式的峰值放大器5而言，二级晶体管TR₁及TR₂成为相互串联连接的电流复用结构。而且，图2的箭头A_RF所示的高频信号路径与图2的箭头A_DC所示的直流信号路径分离。由此，提高功率效率，并且即便不设置图5B所示的电路13，也由于第二晶体管TR₂与向第一晶体管TR₁输入的输入信号即时地联动，所以能够使晶体管TR₁及TR₂成为接通状态的定时彼此接近。不需要使晶体管TR₁及TR₂的栅极偏置较小，因此，与图5A所示的结构比较，能够大幅减少漏电电流。

此处，作为比较例，图6示出具有电流复用结构的功率放大电路。该功率放大电路100在接下来的方面与本实施方式的峰值放大器5不同。即，该功率放大电路100具有在第一晶体管TR₁与接地电位线GND之间并联连接的电阻R₁₀₀及电容C₁₀₀。该功率放大电路100在第二晶体管TR₂与第一节点N₁之间具有电阻R₁₀₁。该功率放大电路100取代图2所示的电路11而具有在第一晶体管TR₁的控制端子与接地电位线GND之间串联连接的电阻R₁₀₂及分布常数电路L₁₀₀。而且，该功率放大电路100不具有图2所示的耦合电容C₂，第二晶体管TR₂的控制端子被短路到第一节点N₁。

在图6所示的功率放大电路100中，在第一晶体管TR₁的源极端子与接地电位线GND之间设置电阻R₁₀₀，并且在第二晶体管TR₂的源极端子与第一晶体管TR₁的漏极端子之间设置电阻R₁₀₁。而且，根据电阻R₁₀₀的电压下降来决定第一晶体管TR₁的栅极偏置，根据电阻R₁₀₁的电压下降来决定第二晶体管TR₂的栅极偏置。对于功率放大电路100而言，通过采用这样的自偏压结构，能够相对于输入信号S_in，相对于向晶体管TR₁、TR₂的栅极输入的输入信号S_in’、S_in2分别设定相同程度的电压电平的栅极偏置。

然而，为了利用这样的自偏压结构实现C级动作，需要进行在输入信号S_in的电平低时使晶体管TR₁成为断开状态那样的偏置设计。因此，不得不进行如下的偏置设计：不仅向第一晶体管TR₁的栅极输入的输入信号S_in’而且向第二晶体管TR₂的栅极输入的输入信号S_in2的电位电平也成为以相同程度充分断开的状态。作为其结果，在输入信号S_in的电平变高时，导致不可避免地产生定时的延迟，直至第二晶体管TR₂与第一晶体管TR₁成为接通状态联动地成为接通状态为止。

相对于此，根据本实施方式的峰值放大器5，通过设置耦合电容C₂，能够分别独立地输入第一晶体管TR₁的栅极偏置和第二晶体管TR₂的栅极偏置。因此，能够实现如下功率放大电路：能够实现C级动作，并且能够使第一晶体管TR₁成为接通状态的定时与第二晶体管TR₂成为接通状态的定时相互接近。本实施方式的主放大器4进行从A级至AB级或者B级动作，因此，可以具有图6所示的功率放大电路100的结构。

根据本实施方式，能够以一定程度任意改变分别施加于第一晶体管TR₁及第二晶体管TR₂的漏极与源极间电压VD1S1及VD2S2。因此，通过改变第一晶体管TR₁的漏极与源极间电压VD1S1与第二晶体管TR₂的漏极与源极间电压VD2S2之比，能够不改变第一晶体管TR₁及第二晶体管TR₂的总栅极宽度地变更第一晶体管TR₁及第二晶体管TR₂的饱和功率。

如前述那样，第一偏压VG₁也可以设定为如下大小：在输入信号S_in的功率不超过第一电平时，相对于输入信号S_in’，第一晶体管TR₁成为充分夹断状态，在输入信号S_in的功率超过第一电平时，相对于输入信号S_in’，第一晶体管TR₁成为接通状态。例如通过这样设定第一偏压VG₁，能够实现第一晶体管TR₁的C级动作。

而且，另一方面，第二偏压VG₂可以设定为如下大小：在输入信号S_in的功率不超过第一电平时，相对于输入信号S_in2’，第二晶体管TR₁成为轻微夹断状态，在输入信号S_in的功率超过第一电平时，相对于输入信号S_in2’，第二晶体管TR₂迅速成为接通状态。作为其结果，作为峰值放大器5整体，能够实现如下功率放大电路：能够实现C级动作，并且能够使第一晶体管TR₁成为接通状态的定时与第二晶体管TR₂成为接通状态的定时相互接近。

如前述那样，也可以是，主放大器4除去第一偏压VG₁及第二偏压VG₂的大小之外具有与峰值放大器5相同的结构。在这种情况下，能够简化用于设计的解析等，设计变容易。

[第二实施方式]

图7是概略地示出本公开的第二实施方式所涉及的功率放大电路1B的结构的图。功率放大电路1B与第一实施方式的功率放大电路1A在主放大器及峰值放大器的结构上不同，其他结构一致。功率放大电路1B取代第一实施方式的主放大器4及峰值放大器5而具有主放大器4C及峰值放大器5C。主放大器4C及峰值放大器5C分别作为三级放大器而构成。

图8是详细示出峰值放大器5C的结构的电路图。本实施方式的峰值放大器5C还另外具有电流复用结构。如该图所示，峰值放大器5C具有作为初级放大电路的晶体管TR₃、作为第二级放大电路的晶体管TR₁、作为第三级放大电路的晶体管TR₂。在本实施方式中，晶体管TR₁是第一晶体管的例子，晶体管TR₂是第二晶体管的例子，晶体管TR₃是第三晶体管的例子。

晶体管TR₃串联连接于接地电位线GND与第一节点N₁之间。具体而言，晶体管TR₃的一方的电流端子例如源极与接地电位线GND连接，另一方的电流端子例如漏极经由分布常数电路L₃而与第一节点N₁连接。与晶体管TR₁及TR₂相同，晶体管TR₃例如为GaN-HEMT。

晶体管TR₁串联连接于接地电位线GND与第一节点N₁之间。具体而言，晶体管TR₁的一方的电流端子例如源极与接地电位线GND连接，另一方的电流端子例如漏极经由分布常数电路L₂而与第一节点N₁连接。

与第一实施方式相同，晶体管TR₂串联连接于第一节点N₁与电源电位线VD之间。具体而言，晶体管TR₂的一方的电流端子例如源极与第一节点N₁连接，另一方的电流端子例如漏极经由分布常数电路L₆而与电源电位线VD连接。晶体管TR₂的总栅极宽度W₂为晶体管TR₁及TR₃的各总栅极宽度W₁、W₃之和(W₁+W₃)以上。在一个实施例中，晶体管TR₂的总栅极宽度W₂与晶体管TR₁及TR₃的各总栅极宽度W₁、W₃之和(W₁+W₃)相等。也可以是，电源电位线VD与分布常数电路L₆之间的节点经由旁路电容C₆而与接地电位线GND连接。

晶体管TR₃的控制端子即栅极经由作为第五交流耦合电路的耦合电容C₅而与峰值放大器5C的输入端5a交流连接，并直流截断。晶体管TR₃的总栅极宽度W₃小于晶体管TR₁的总栅极宽度W₁。在一个实施例中，晶体管TR₃的总栅极宽度W₃为晶体管TR₁的总栅极宽度W₁的一半。在晶体管TR₃的控制端子与耦合电容C₅之间，夹设有分布常数电路L₄。在晶体管TR₃的控制端子中从输入端5a经由耦合电容C₅及分布常数电路L₄而接受输入信号S_in’。输入信号S_in是在图7的节点NA分支的第二输入信号。

晶体管TR₃的控制端子与对该控制端子施加偏压VG₃(第三偏压)的电路13连接。电路13包括电压输入端子13a、电阻R₁₃、分布常数电路L₁₃及旁路电容C₁₃。电压输入端子13a经由相互串联连接的分布常数电路L₁₃及电阻R₁₃而与晶体管TR₃的控制端子连接。电压输入端子13a与分布常数电路L₁₃之间的节点经由旁路电容C₁₃而与接地电位线GND连接。为了使晶体管TR₃进行C级动作，将偏压VG₃设定为如下大小：在输入信号S_in’的功率不超过电平P₁(第一电平)时晶体管TR₃成为夹断状态，在输入信号S_in’的功率超过电平P₁时晶体管TR₃成为接通状态。在一个实施例中，偏压VG₃为-1V，电平P₁作为晶体管TR₃的栅极、源极电压的值而为-0.4V。电平P₁例如基于主放大器4饱和的电平来决定。

本实施方式的晶体管TR₁的控制端子经由耦合电容C₁，与晶体管TR₃的第一节点N₁侧的电流端子(例如漏极)交流连接，且直流截断。更详细而言，晶体管TR₁的控制端子经由耦合电容C₁，与晶体管TR₃和分布常数电路L₃之间的节点N₃交流连接，且直流截断。晶体管TR₁的控制端子从节点N₃经由耦合电容C₁，接受由晶体管TR₃放大后的信号即输入信号S_in3’。

晶体管TR₁的控制端子与对该控制端子施加偏压VG₁(第一偏压)的电路11A连接。电路11A包括电压输入端子11a、电阻R₁₁、分布常数电路L₁₁及旁路电容C₁₁。电压输入端子11a经由相互串联连接的分布常数电路L₁₁及电阻R₁₁而与晶体管TR₁的控制端子连接。电压输入端子11a与分布常数电路L₁₁之间的节点经由旁路电容C₁₁而与接地电位线GND连接。为了使晶体管TR₁进行C级动作，将偏压VG₁设定为如下大小：在输入信号S_in3’的功率不超过电平P₂(第二电平，P₁＜P₂)时晶体管TR₁成为夹断状态，在输入信号S_in3’的功率超过电平P₂时晶体管TR₁成为接通状态。在一个实施例中，偏压VG₁的大小与偏压VG₃的大小相同。

本实施方式的晶体管TR₂的控制端子经由耦合电容C₂而与第一节点N₁交流连接，且直流截断。更详细而言，晶体管TR₂的控制端子经由耦合电容C₂而与晶体管TR₁和分布常数电路L₂之间的节点N₄交流连接，且直流截断。晶体管TR₂的控制端子经由耦合电容C₂，接受将从节点N₃经由节点N₁及节点N₄的由晶体管TR₃放大后的信号即输出信号S_in3和经由节点N₄的由晶体管TR₁放大后的信号即输出信号S_in2合起来而得到的信号，来作为输入信号S_in2’。

晶体管TR₂的控制端子与对该控制端子施加偏压VG₂(第二偏压)的电路12A连接。电路12A包括电压输入端子12a、电阻R₁₂、分布常数电路L₁₂及旁路电容C₁₂。电压输入端子12a经由相互串联连接的分布常数电路L₁₂及电阻R₁₂而与晶体管TR₂的控制端子连接。电压输入端子12a与分布常数电路L₁₂之间的节点经由旁路电容C₁₂而与接地电位线GND连接。为了使晶体管TR₂进行C级动作，将偏压VG₂设定为如下大小：在输入信号S_in2’的功率不超过电平P₁时晶体管TR₂成为夹断状态，在输入信号S_in2’的功率超过电平P₁时晶体管TR₂成为接通状态。在一个实施例中，偏压VG₂为3.6V。

与第一实施方式相同，第一节点N₁经由耦合电容C₃而与接地电位线GND交流连接，且直流截断。晶体管TR₂与电源电位线VD之间的第二节点N₂经由相互串联连接的分布常数电路L₅及耦合电容C₄而与峰值放大器5C的输出端5b交流连接，且直流截断。峰值放大器5C从第二节点N₂经由耦合电容C₄而输出放大后的输出信号S_out。

对具备以上结构的峰值放大器5C的动作进行说明。若输入端5a接受输入信号S_in，则作为高频信号的输入信号S_in穿过耦合电容C₅而达到晶体管TR₃的控制端子。从电路13对晶体管TR₃的控制端子施加偏压VG₃。因此，将偏压VG₃和输入信号S_in的高频信号成分合成而得到的电压作为输入信号S_in’而施加于晶体管TR₃的控制端子。通过将偏压VG₃设定为适当的大小，在输入信号S_in’的功率不超过电平P₁时，晶体管TR₃成为夹断状态，仅流动少量电流端子间的电流。在输入信号S_in’的功率超过电平P₁时，晶体管TR₃成为接通状态，在电流端子间流动与输入信号S_in’的大小对应的电流。

而且，向晶体管TR₃的控制端子施加的施加电压中的因输入信号S_in’产生的高频成分在作为输出信号S_in3被放大之后从节点N₃经过耦合电容C₁作为输入信号S_in3’而向晶体管TR₁的控制端子输入。图8的箭头A_RF表示这样的高频成分的流动。从电路11A对晶体管TR₁的控制端子施加偏压VG₁。因此，将偏压VG₁和输入信号S_in3放大后的高频成分合成而得到的电压作为输入信号S_in3’而施加于晶体管TR₁的控制端子。通过将偏压VG₁设定为适当的大小，在输入信号S_in3’的功率不超过电平P₂时，晶体管TR₁成为夹断状态，仅流动少量的电流端子间的电流。在输入信号S_in3’的功率超过电平P₂时，晶体管TR₁成为接通状态，在电流端子间流动与放大了的高频成分的大小对应的电流。

向晶体管TR₁的控制端子施加的电压所含的高频成分通过晶体管TR₁进一步放大而成为输出信号S_in2。输出信号S_in2与从节点N₃经由节点N₁、节点N₄的由晶体管TR₃放大后的信号即输出信号S_in3合起来，从节点N₄经过耦合电容C₂作为输入信号S_in2’而向晶体管TR₂的控制端子输入(参照箭头A_RF)。从电路12A对晶体管TR₂的控制端子施加偏压VG₂。因此，将偏压VG₂和输入信号S_in’放大后的高频成分即输出信号S_in3及S_in2合成而得到的电压作为输入信号S_in2’而施加于晶体管TR₂的控制端子。通过将偏压VG₂设定为适当的大小，从而在输入信号S_in2’的功率不超过电平P₁时，晶体管TR₂成为夹断状态，仅流动少量电流端子间的电流。在输入信号S_in2’的功率超过电平P₁时，晶体管TR₂成为接通状态，在电流端子间流动与放大了的高频成分的大小对应的电流。

晶体管TR₁及TR₂在电源电位线VD与接地电位线GND之间串联连接，因此，在它们中流动的电流共用。晶体管TR₃及晶体管TR₂在电源电位线VD与接地电位线GND之间串联连接，因此，在它们中流动的电流共用。即，在晶体管TR₂流动的电流的大小成为在晶体管TR₁流动的电流的大小与在晶体管TR₃流动的电流的大小之和。图8的箭头A_DC表示这样的电流的流动。通过该电流产生的第二节点N₂的电位包括将输入信号S_in以三个阶段放大的高频成分。该高频成分穿过耦合电容C₄，从输出端5b向峰值放大器5C的外部即图7所示的节点NB作为输出信号S_out而输出。在晶体管TR₁及TR₂流动的共用电流的大小主要根据偏压VG₁的大小来决定，在晶体管TR₃及晶体管TR₂流动的共用电流的大小主要根据偏压VG₃的大小来决定。

图7所示的主放大器4C可以具有与上述的峰值放大器5C相同的结构，或者也可以具有与峰值放大器5C不同的结构。在主放大器4C具有与峰值放大器5C相同的结构的情况下，主放大器4C进行从A级至AB级或者B级动作，因此，偏压VG₁及VG₃的大小与峰值放大器5C不同。即，为了使晶体管TR₁及TR₃进行从A级至AB级或者B级动作，偏压VG₁及VG₃具有无论输入信号S_in的功率如何晶体管TR₁及TR₃均始终成为接通状态的大小。在主放大器4C的一个实施例中，偏压VG₁及VG₃为-0.4V。

图9A及图9B和图10A及图10B是用于对峰值放大器5C的动作的具体例进行说明的图。这些图中，表示电压的大小的纵轴一并示出偏压VG₃、晶体管TR₃的源极电压VS₃、偏压VG₂、晶体管TR₂的源极电压VS₂、偏压VG₁、晶体管TR₁的源极电压VS₁及电源电位线VD的各电平。这些电压中的仅源极电压VS₂、漏极电压VD₃、漏极电压VD₁为变动的值，除此以外为固定的值。源极电压VS₂、漏极电压VD₃、漏极电压VD₁根据晶体管TR₁、TR₂、TR₃的动作状态而变动。源极电压VS₂与晶体管TR₃的漏极电压VD₃及晶体管TR₁的漏极电压VD₁相等。此处，偏压VG₁成为与偏压VG₃相同的值。源极电压VS₁及VS₃例如为0V。

图9A及图9B和图10A及图10B也示出第三晶体管TR₃的控制端子即栅极的输入信号S_in’、第二晶体管TR₂的控制端子即栅极的输入信号S_in3’、第一晶体管TR₁的控制端子即栅极的输入信号S_in2’各自的输入波形的电压电平的图像。而且，作为其结果，与箭头一起示出施加于第三晶体管TR₃的栅极与源极间的电压Vg3s3、施加于第二晶体管TR₂的栅极与源极间的电压Vg2s2、施加于第一晶体管TR₁的栅极与源极间的电压Vg1s1的电平。

图9A示出向峰值放大器5C输入的输入信号S_in的功率低的情况。图9B示出向峰值放大器5C输入的输入信号S_in的功率开始上升而在晶体管TR₃开始流动电流的情况。图10A示出向峰值放大器5C输入的输入信号S_in的功率进一步上升而在晶体管TR₁也开始流动电流的情况。图10B示出向峰值放大器5C输入的输入信号S_in的功率上升而峰值放大器5C完全为接通状态的情况。

如图9A所示，在向峰值放大器5C输入的输入信号S_in的功率低的情况下，输入信号S_in’、输入信号S_in2’、输入信号S_in3’的功率也低。以使晶体管TR₃、TR₂及TR₁成为夹断状态的方式设定偏压VG₁及VG₃，因此，仅流动少量晶体管TR₃、TR₂及TR₁的电流。图9A中，根据晶体管TR₃及TR₂的栅极与源极间电压是否大于-0.4V来判断成为晶体管TR₃及TR₂是否为夹断状态的边界的电平P₁(第一电平)。图9A中，Vg3s3＜-0.4V，Vg2s2＜-0.4V，因此，可以说晶体管TR₃及TR₂为夹断状态。

同样，根据晶体管TR₁的栅极与源极间电压是否大于-0.2V来判断成为晶体管TR₁是否为夹断状态的边界的电平P₂(第二电平)。图9A中，Vg1s1＜-0.4V，因此，可以说晶体管TR₁也成为夹断状态。

此时，对于少量流动的晶体管TR₃、TR₂及TR₁的电流而言，保持晶体管TR₂的漏极电流ID₂与晶体管TR₃的漏极电流ID₃和晶体管TR₁的漏极电流ID₁之和(ID₃+ID₁)相等这样的关系。根据从输入端5a输入的输入信号S_in，来决定向晶体管TR₃、TR₂及TR₁各自的栅极施加的输入信号S_in’、S_in3’及S_in2’。接着，以在晶体管TR₃、TR₂及TR₁各自的漏极电流之间保持ID₂＝ID₃+ID₁的关系的方式决定晶体管TR₂的源极电压VS₂。换句话说，决定晶体管TR₂的漏极与源极间电压VD2S2、晶体管TR₃的漏极与源极间电压VD3S3及晶体管TR₁的漏极与源极间电压VD1S1。

其后，若向峰值放大器5C输入的输入信号S_in的功率开始上升，则输入信号S_in’、输入信号S_in2’、输入信号S_in3’的功率也开始上升。如图9B所示，若相对于电平P₁(-0.4V)、电平P₂(-0.2V)，-0.2V＞Vg3s3＞-0.4V，且-0.2V＞Vg2s2＞-0.4V，则晶体管TR₃、TR₂从夹断状态变化为接通状态，漏极电流ID₃及ID₂开始流动。

关于晶体管TR₁，由于-0.2V＞Vg1s1＞-0.4V，所以依然停留于夹断状态，仅流动微量漏极电流ID₁。但是，由于在晶体管TR₃、TR₂及TR₁各自的漏极电流之间，保持ID₂＝ID₃+ID₁的关系，所以决定晶体管TR₂的源极电压VS₂，以使与施加于各个栅极的输入信号S_in’、S_in3’及S_in2’对应的漏极电流ID₂、ID₃及ID₁流动。换句话说，决定晶体管TR₂的漏极与源极间电压VD2S2、晶体管TR₃的漏极与源极间电压VD3S3及晶体管TR₁的漏极与源极间电压VD1S1。

与图9A相比，漏极电流ID₃开始流动，漏极电流ID₂也开始流动，因此，与第一实施方式的图3B相同，源极电压VS₂的电位降低，但在本实施方式中，由于晶体管TR₂的总栅极宽度W₂大于晶体管TR₃的总栅极宽度W₃，所以与第一实施方式比较，源极电压VS₂的变动小。

而且，若向峰值放大器5C输入的输入信号S_in的功率进一步上升，则输入信号S_in’、输入信号S_in2’、输入信号S_in3’的功率也进一步上升。如图10A所示，若相对于电平P₂(-0.2V)，Vg3s3＞-0.2V且Vg2s2＞-0.2V，则晶体管TR₃及TR₂维持接通状态，漏极电流ID₃及ID₂也继续持续流动。

关于晶体管TR₁，也由于Vg1s1＞-0.2V，所以从夹断状态变化为接通状态，漏极电流ID₁开始流动。与图9B相比，除了漏极电流ID₃、ID₂之外，漏极电流ID₁也开始流动，因此，源极电压VS₂的电位进一步降低。

接着，若向峰值放大器5C输入的输入信号S_in的功率进一步大幅上升(图10B)，则输入信号S_in’、输入信号S_in2’、输入信号S_in3’的功率也进一步大幅上升。晶体管TR₃的漏极电流ID₃及晶体管TR₁的漏极电流ID₁充分流动，以满足ID₂＝ID₁+ID₃的方式决定源极电压VS₂的电位。与图10A比较，源极电压VS₂的电位进一步降低。此时的动作与主放大器4C具有与峰值放大器5C相同的结构的情况下的主放大器4C的动作相同。

也可以是，如本实施方式的功率放大电路1B那样，峰值放大器5C除了第一实施方式的功率放大电路1A的结构之外，还具有在接地电位线GND与第一节点N₁之间与晶体管TR₁并联连接的晶体管TR₃。在该情况下，也可以是，晶体管TR₃的控制端子经由耦合电容C₅接受输入信号S_in，并且与将偏压VG₃向该控制端子施加的电路13电连接。而且，也可以是，晶体管TR₁的控制端子将晶体管TR₃的第一节点N₁侧的电流端子例如漏极的电压作为中间信号而接受。

对于该功率放大电路1B而言，峰值放大器5C的晶体管TR₁及TR₂成为相互串联连接的电流复用结构，晶体管TR₃及TR₂成为相互串联连接的电流复用结构。由此，能够提高功率效率。在本实施方式中，图8中箭头A_RF所示的高频信号路径和图8中箭头A_DC所示的直流信号路径也相互分离。因此，晶体管TR₁与向晶体管TR₃输入的输入信号即时地联动，并且与晶体管TR₂向晶体管TR₁输入的输入信号即时地联动。因此，能够使晶体管TR₁、TR₂及TR₃成为接通状态的定时彼此接近。此外，不需要使晶体管TR₁、TR₂及TR₃的栅极偏置较小，因此，能够大幅减少漏电电流。

作为比较例，图11示出具备三级放大器结构的放大电路200。该放大电路200具有相互具有相同的结构的三级放大部201。各级放大部201具有包括晶体管TR的源极接地型的结构。初级晶体管TR的栅极经由分布常数电路L₂₁及耦合电容C₂₁而与信号输入端子200a连接。第二级及第三级晶体管TR的栅极经由分布常数电路L₂₁及耦合电容C₂₁而与前级晶体管TR的漏极连接。各级晶体管TR的栅极与将偏压VG向栅极施加的电路211连接。各级电路211具有在偏压输入端子211a与晶体管TR的栅极之间相互串联连接的分布常数电路L₂₂及电阻R₂₁。而且，各级电路211具有连接于偏压输入端子211a与接地电位线GND之间的旁路电容C₂₂。各级晶体管TR的源极与接地电位线GND连接，各级晶体管TR的漏极经由分布常数电路L₂₃而与电源电位线VD连接。在电源电位线VD与接地电位线GND之间连接有旁路电容C₂₃。第三级即末级晶体管TR的漏极进一步经由分布常数电路L₂₄及耦合电容C₂₄而与信号输出端子200b连接。

图12是表示与本实施方式所涉及的功率放大电路1B的输入输出特性相关的模拟结果的坐标图。图12中，坐标图G11表示主放大器4C的输入输出特性，坐标图G12表示峰值放大器5C的输入输出特性，坐标图G13表示功率放大电路1B整体的输入输出特性。其中，主放大器4C除去偏压之外具有与峰值放大器5C相同的结构，具体的条件如下述那样设定。

·输入频率：73.5GHz

·电源电位线VD：8V(主放大器4C、峰值放大器5C共用)

·偏压VG₁：-0.4V固定(主放大器4C)，-1V固定(峰值放大器5C)

·偏压VG₂：3.6V固定(主放大器4C，峰值放大器5C)

·偏压VG₃：-0.4V固定(主放大器4C)，-1V固定(峰值放大器5C)

·晶体管TR₁的总栅极宽度：100μm(主放大器4C、峰值放大器5C)

·晶体管TR₂的总栅极宽度：150μm(主放大器4C、峰值放大器5C)

·晶体管TR₃的总栅极宽度：50μm(主放大器4C、峰值放大器5C)

·晶体管TR₁、TR₂及TR₃的栅极长度：0.1μm(主放大器4C、峰值放大器5C)

图13是表示使主放大器及峰值放大器分别成为图11所示的放大电路200的比较例所涉及的功率放大电路的输入输出特性所相关的模拟结果的坐标图。图13中，坐标图G21表示主放大器的输入输出特性，坐标图G22表示峰值放大器的输入输出特性，坐标图G23表示功率放大电路整体的输入输出特性。该比较例中，具体的条件如下述那样设定。

·输入频率：73.5GHz

·电源电位线VD：4V(主放大器，峰值放大器共用)

·偏压VG：-0.4V固定(主放大器)，-1V固定(峰值放大器)

·晶体管TR的总栅极宽度：50μm(初级)，100μm(第二级)，150μm(第三级)(主放大器、峰值放大器)

·晶体管TR的栅极长度：0.1μm(主放大器、峰值放大器)

参照图12及图13，主放大器的输入输出特性(坐标图G11、G21)在本实施方式及比较例中几乎相同。相对于此，关于峰值放大器的输入输出特性，比较例(坐标图G22)中，输出功率相对于输入功率的上升较迟，而且以比较低的输出功率饱和。这是由于若总栅极宽度变大则C级动作所需要的输入功率也变大。因此，在如本实施方式那样多级化的情况下，该趋势显著显现。若为了避免该问题而在峰值放大器的前级设置功率监视电路(图4B的电路13)，并相对于后级(例如第三级)偏压VG进行反馈控制，则导致功率放大电路复杂化，并且向功率放大电路输入的输入频率的上限被功率监视电路的动作速度限速。若为了避免该问题而较小地设定各级偏压VG，则各级晶体管TR的温度特性的不一致、工艺不一致的影响变显著。此外，由于漏电电流变大，所以产生功率效率降低之类的问题。相对于此，在本实施方式(坐标图G12)中，与比较例比较，输出功率相对于输入功率的上升较早，而且输出功率饱和的值也能够输出至更高的值。根据本实施方式，由于采用电流复用结构，所以与向初级晶体管TR₃及第二级晶体管TR₁输入的输入功率对应地，第三级晶体管TR₂响应，并且电流能够增加，因此，即便不使用功率监视电路，也能够适当地实现功率效率高且输出功率相对于输入功率的上升更早的峰值放大器。

作为电流复用结构，构成为将作为后级的第三级晶体管TR₂的电源经由该晶体管TR₂向相互并列的初级晶体管TR₃和第二级晶体管TR₁供给。而且，晶体管TR₃成为接通状态的电平P₁基于主放大器4C饱和的电平来决定，相对于此，晶体管TR₁成为接通状态的电平P₂设定为大于电平P₁的值。通过这样设定，晶体管TR₁在主放大器4C饱和且晶体管TR₃成为接通状态之后，成为接通状态。作为其结果，晶体管TR₁能够抑制夹断状态时的漏电电流，并且不降低功率效率，且使峰值放大器5C的电流值变大。并且，能够将晶体管TR₁进入接通状态的定时与晶体管TR₃进入接通状态的定时独立地设定，因此，能够提高峰值放大器5C的输出功率饱和的值。

图14～图17是表示上述的模拟条件下的漏极电流相对于输入功率的特性的坐标图。图14示出本实施方式的峰值放大器5C的特性，图15示出本实施方式的主放大器4C的特性。图16示出比较例的峰值放大器的特性，图17示出比较例的主放大器的特性。各图中，坐标图G31示出初级晶体管(在本实施方式的情况下，晶体管TR₃)的特性，坐标图G32示出第二级晶体管(在本实施方式的情况下，晶体管TR₁)的特性，坐标图G33示出第三级的晶体管(在本实施方式的情况下，晶体管TR₂)的特性。

若比较图15及图17，则关于主放大器，本实施方式与比较例之间看不出显著的差异。但是，若比较图14及图16，则关于峰值放大器，在第三级晶体管流动的漏极电流的特性(坐标图G33)在本实施方式和比较例中显著不同。即，在比较例(图16)中，相对于输入功率，第三级晶体管的漏极电流的上升较迟，相对于此，在本实施方式(图14)中，相对于输入功率，第三级晶体管TR₃的漏极电流的上升较早。例如，在比较例(图16)中，输入功率达到12dBm而第三级漏极电流终于上升至接近10mA，相对于此，在本实施方式(图14)中，在输入功率达到8dBm的阶段，第三级的漏极电流上升至接近10mA。因此，根据本实施方式，能够适当地实现针对高频信号的峰值放大器。

如前述那样，也可以是，晶体管TR₂的总栅极宽度W₂为晶体管TR₁的总栅极宽度W₁与晶体管TR₃的总栅极宽度W₃之和(W₁+W₃)以上。在这种情况下，能够确保与在晶体管TR₂流动的电流量相称的总栅极宽度。

如前述那样，也可以是，偏压VG₃设定为如下大小：在向晶体管TR₃的控制端子输入的信号的功率不超过电平P₁时晶体管TR₃成为夹断状态，在向晶体管TR₃的控制端子输入的信号的功率超过电平P₁时晶体管TR₃成为接通状态。例如通过这样设定偏压VG₃，能够实现晶体管TR₃的C级动作。

如前述那样，也可以是，偏压VG₂具有如下大小：在向晶体管TR₃的控制端子输入的信号的功率不超过电平P₁时晶体管TR₂成为夹断状态，在该信号的功率超过电平P₁时晶体管TR₂成为接通状态。例如通过这样设定偏压VG₂，能够实现晶体管TR₂的C级动作。

如前述那样，也可以是，偏压VG₁设定为如下大小：在向晶体管TR₁的控制端子输入的信号的功率不超过电平P₂时晶体管TR₁成为夹断状态，在向晶体管TR₁的控制端子输入的信号的功率超过电平P₂时晶体管TR₁成为接通状态。例如通过这样设定偏压VG₁，能够实现晶体管TR₁的C级动作。

本公开的功率放大电路不局限于上述实施方式，还能够进行其他各种变形。例如，在第一实施方式中，晶体管TR₁构成初级晶体管，在第二实施方式中，晶体管TR₃构成初级晶体管，但也可以通过在这些晶体管的前级设置不同的晶体管而进一步实现多级化。当在晶体管TR₃的前级设置有不同的晶体管的情况下，在晶体管TR₃的控制端子输入有基于输入信号S_in的信号例如将输入信号S_in在前级放大而得到的信号。