具体实施方式

下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。

本发明的下述实施例提供了一种磁阻传感器集成电路和制造该磁阻传感器集成电路的方法，其中磁阻传感器集成电路具有较高的灵敏度和较低的功耗。

如图1A所示，本发明的实施例的磁阻传感器集成电路100包括含有IC(集成电路)的基板10、粘结层20、磁阻膜30和电极部40。

基板10可以包括硅基板、砷化镓基板、蓝宝石基板或任何合适的基板。基板中的IC是在基板上或基板内形成的多个电路元件的电路，是处理从磁阻膜30输出的检测信号(电信号)而进行规定的运算的单元。

可以理解，在一些情况下，基板10可以被替换成不含任何IC电路的基板，相应地只要把IC电路设置在另外的基板上即可。即，也可以不把IC电路集成在设置有磁阻传感器的基板上。在此情况下，不含任何IC电路的基板可以包括聚磁基板、陶瓷基板、半导体基板、玻璃基板、塑料基板或任何材质的基板。在一个示例中，不含任何IC电路的基板可以选择为聚磁基板，所述聚磁基板由铁氧体材料制成。

粘结层20位于基板10的一个表面上，可以包括聚酰亚胺或环氧树脂等任何合适的粘结剂材料，或者包括任何适合的光刻胶。

磁阻膜30能够感应磁场变化输出表示该磁场变化的电信号，并且包括InSb、GaAs、InAs、InGaAs或InGaP等任何合适的半导体薄膜材料。磁阻膜30通过粘结层20(例如经由键合机)键合到基板10上。在一示例中，磁阻膜30与基板10处于互不导通的电绝缘状态。

需要说明的是，磁阻膜是感应磁场变化变输出表示该磁场变化的电信号的元件。由于在本发明中，将其与带有IC电路的基板集成在一起，因此构成了磁阻传感器集成电路。IC电路是在基板10上或内部形成多个电路元件的电路，是从磁阻膜30输出的检测信号(电信号)而进行规定的运算的单元。在实施例中，本发明通过设置粘结层而将IC电路和化合物半导体叠层等相互连接并集成在同一个基板上。

在本发明的一个示例中，通过以下方式来获得磁阻膜30以实现制造的磁阻传感器集成电路具有灵敏度高和功耗低的优点。

如图2A所示，在半导体单晶衬底50上外延生长化合物半导体膜60。化合物半导体膜60包括最先生长出来的质量较差的第一部分61和随后生长出来的质量较好的第二部分62。此处，需要说明的第一部分61和第二部分62没有如图所示的清晰的界面，仅是为了后续的描述便利，才将它们人为地区分成两部分。

如图2B所示，在化合物半导体膜60的第二部分62上涂覆粘结层20并且通过粘结层20与基板10键合在一起；移除半导体单晶衬底50和化合物半导体膜60的第一部分61，并且采用图形化工艺来形成所述磁阻膜30。在一示例中，磁阻膜30是包括方波形图案的设计，如图3A所示。但本领域技术人员清楚的是，可以根据需要设置其他形状的图形。

可以用于制造化合物半导体膜的材料GaAs、InSb以及InAs等在室温下具有较高的迁移率，其中InSb材料在室温下的迁移率最高，可达到78000cm²/Vs，因而认为是适合用于高灵敏度的磁阻传感器的磁阻膜的材料。

在本发明的一个实施例中，InSb等化合物半导体膜的制备方式有两种。一种制备方式是采用蒸镀的方式将InSb材料蒸镀于云母片或氧化硅衬底上来获得多晶InSb膜。这种方法制备的InSb膜虽然制造成本比较低，但是质量比较差，迁移率一般仅为15000cm²/Vs到30000cm²/Vs，达不到高灵敏度的磁阻传感器对于迁移率的预期要求。另一种制备方式是在半绝缘InSb单晶衬底上采用同质外延生长的方式进行制备。这种方式可以获得高质量的InSb单晶膜，即，获得具有非常高的迁移率的InSb单晶膜。但是由于半绝缘InSb单晶衬底比较昂贵，目前还没有办法适用于大规模的生产制造。

因此，在磁阻传感器的制造中，通常选用异质外延的方式进行制造，故选用例如GaAs衬底或Si衬底等的其它半导体单晶。这些替代性的半导体单晶衬底虽然成本相对便宜，但是由于与InSb存在较大的晶格失配，因此会导致在这样的替代性半导体单晶衬底上生长出来的InSb单晶膜的质量下降(缺陷率高)，并且迁移率与在InSb单晶衬底上获得的InSb单晶膜相比下降很多，一般在30000cm²/Vs到50000cm²/Vs之间。

因为InSb膜与半导体单晶衬底之间存在较大的晶格失配，所以一开始生长出来的InSb膜质量很差(例如缺陷率高)，迁移率非常低。随着InSb膜材料厚度增加，InSb膜质量会不断提高，由此迁移率增加。

为了达到高于50000cm²/Vs的迁移率，一般要求InSb膜的生长厚度超过1-2μm，但是此时由于InSb膜厚度很厚，将导致InSb膜的方块电阻降低，从而导致由此制得的磁阻传感器的输入电阻降低，这会导致整个磁阻传感器的功耗增加。

参见文献Oh等人著，“Journal of Applied Physics”，66卷，1989年10月，3618-3621，这证明上述认知的正确性。

其记载了如果在GaAs、InP衬底上形成InSb膜，则在衬底和InSb膜之间存在大的晶格失配，因此所形成的InSb膜中存在大量的失配位错，这些位错、缺陷产生剩余电子，显著地降低了载流子迁移率。

通常，与衬底失配引起的薄膜的晶体缺陷在衬底的界面附近是明显的。虽然伴随着薄膜的生长，晶体缺陷的密度逐步减少，但晶体缺陷浓度高且电子迁移率降低。若形成几微米量级的薄膜，则界面附近的缺陷产生的影响变得很微小，但在制作器件时，这样的方案不仅不切实际，而且还产生膜厚度引起的电阻减小、功耗增加等问题。

为了解决这一问题，提出了以下方法：在GaAs基板先生长一层缓和晶格失配的缓冲层，用高电阻的Al_xIn_1-xSb(x≥0.07)来制造上述的缓冲层，但是这在整体的膜厚度和InSb膜的迁移率方面仍然存在不足(参见Liu等人著，“Journal of Vaccum Science&Technology B”14卷，1996年5月，2339-2342页)。

在本发明中，通过图2A和图2B所述的工艺制备的仅移除半导体单晶衬底50的磁阻膜30的迁移率大于40000cm²/Vs，并且厚度为500nm-10微米。优选地，同时移除半导体单晶衬底50和一部分化合物半导体膜61的所述磁阻膜30的迁移率大于50000cm²/Vs并且小于78000cm²/Vs，并且通过蚀刻磁阻膜的厚度至10nm-9微米，可选择性增大磁阻膜30的方块电阻至目标值。

如前所述，本发明中通过蚀刻掉在半导体单晶衬底50上生长出来的质量较差的化合物半导体膜60的第一部分61，因此可以使得化合物半导体膜60的迁移率至少大于50000cm²/Vs，优选地大于60000cm²/Vs。综上，本发明的方法可以兼顾化合物半导体膜60的厚度和方块电阻来选择具有合适迁移率和厚度的化合物半导体膜60。也就是，本发明的实施例无需消除衬底与化合物半导体膜的晶格失配率的问题，从而允许基于结晶性良好的高迁移率的化合物半导体膜制造磁阻传感器。

本发明的实施例突破膜厚度的限制，能够在确保高迁移率的情况下根据需要来设定膜厚度。例如，可以在异质外延生长过程生长足够厚度的高质量的化合物半导体膜，再将化合物半导体膜通过粘结层键合到基板上后，移除半导体单晶衬底、一部分化合物半导体膜，并且经过蚀刻半导体材料膜后，获得了期望的膜厚度。因此本发明的实施例不但工艺简单、成本低而且提供了解决迁移率和方块电阻之间的相对矛盾的方案。

在一个示例中，磁阻膜30上(例如上表面和/或侧表面)设置有电极部40。电极部40包括至少两个端子电极42和位于端子电极42之间的短路电极44。端子电极42的一端与磁阻膜30形成欧姆接触，端子电极42的另一端与IC电路的引线端22电连接，以实现磁阻膜30与IC电路的电连接。短路电极44的一端与磁阻膜30形成电接触，以增大磁阻效应。

在一个示例中，电极部40包括两个端子电极42和在两个端子电极42之间的三个短路电极44。然而，本领域技术人员清楚的是，本发明的实施例不限制于此，可以设置其它数目的短路电极44，例如设置一个、两个、四个或更多；或者可以设置更多数目的端子电极42，例如设置三个、四个、五个或更多，并在它们之间设置期望数目的短路电极44。

在图1A所示的结构中，引线端22没有被粘结层20覆盖，所以该引线端22与电极部40(具体地，端子电极42)可以通过与电极部40同时形成的互连线24进行电连接，从而连通IC检测电路。在另一示例中，引线端22被粘结层20覆盖，可以通过光刻工艺或其他合适的工艺暴露出基板10中的IC电路的引线端22，该引线端22与电极部40可以通过与电极部40同时形成的互连线24进行电连接，从而连通IC检测电路。

在另一可替代的示例中，如图1B所示，引线端22没有被粘结层20覆盖，所以该引线端22可以通过打线26与电极部40(具体地，端子电极42)进行电连接，从而连通IC检测电路。在另一示例中，引线端22被粘结层20覆盖，可以通过光刻工艺或其他合适的工艺暴露出基板10中的IC电路的引线端22，该引线端22可以通过打线26与电极部40进行电连接，从而连通IC检测电路。

在一个实施例中，电极部40位于磁阻膜30的表面上，磁阻膜30的表面的部分被电极部40覆盖，而没有被电极部40覆盖的部分称为磁阻部32。也就是，磁阻部32被端子电极42和短路电极44间隔形成，如图3D所示。磁阻部32能够在外界磁场的作用下感应磁场变化，进而生成电信号并传输至IC电路。

在一个可选的实施例中，磁阻传感器集成电路100还可以包括保护层。保护层覆盖磁阻膜30和电极部40的至少一部分，当然，也可以同时覆盖磁阻膜、电极部和引线端的全部。保护层包括氧化硅膜、氧化铝膜、氮化硅膜、氮氧化硅膜、环氧树脂、硅胶、二氧化硅和聚酰亚胺膜中的任一种或其任意组合。

参见图2A和图2B，示出了根据本发明实施例制备上述实施例中的磁阻传感器集成电路的方法。所述方法包括：制备化合物半导体膜；利用粘结剂将化合物半导体膜与包括IC电路的基板键合在一起；在化合物半导体膜上制作电极部，并将电极部与基板进行电连接。

具体地，如图2A所示，在半导体单晶衬底50上采用外延方式(例如MOCVD(金属有机化合物化学气相沉积法)或MBE(分子束外延法))生长化合物半导体膜60。由于衬底材料与化合物半导体膜的晶格失配率较高，所以一开始生长出来的化合物半导体膜(称为第一部分61)的晶体质量较差，缺陷率高，迁移率较低。随着半导体材料膜的进一步生长，化合物半导体膜(称为第二部分62)的晶体质量得以改善，迁移率较高。在一个示例中，半导体单晶衬底可以采用GaAs、InP、GaN、Si等任何合适的单晶衬底。化合物半导体膜可以包括由In、Sb、As、Ga和P等构成的二元、三元、四元材料，例如GaAs、InAs、InSb、InGaAs、InGaP、InGaAsP等材料，优选地InSb膜。

以下将以InSb为例进行示例说明。在一个示例中，化合物半导体膜60的厚度在10nm-10微米之间，优选地500nm-3微米之间，更优选地800nm-2微米。以InSb膜为例，其迁移率大于40000cm²/Vs，优选地大于50000cm²/Vs，更优选地大于60000cm²/Vs。

如图2B所示，在化合物半导体膜60(具体地，第二部分62)上涂覆一层粘结剂以形成一层粘结层20。在一个示例中，采用涂覆或刮胶的方式将聚酰亚胺或环氧树脂等粘结剂涂覆到化合物半导体膜60上。随后，通过该粘结层20将化合物半导体膜60与基板10面对面键合在一起。基板10包括任何一种适合于磁阻传感器的具体应用的集成电路，例如可以是包含适当的集成电路的刚性基板或柔性基板。当然，也可以将粘结剂涂覆到基板10上或将粘结剂同时涂覆到化合物半导体膜60和基板10上，本领域技术人员可以根据需要选择所述基板10的材料，而不限于此处所述的示例。

在一个实施例中，所述方法包括选择性移除半导体单晶衬底50以暴露出化合物半导体膜60的背面，即暴露出化合物半导体膜60的第一部分61。在一个示例中，可以采用机械研磨或化学腐蚀的方式来移除。例如，可以采用传统的半导体研磨设备进行机械研磨。例如，可以采用磷酸和双氧水混合溶液、或者盐酸溶液进行化学腐蚀。本领域技术人员可以理解，可以采用本领域中已知的其它可替代方式进行机械研磨和化学腐蚀。

在一个实施例中，所述方法包括去除掉暴露出的化合物半导体膜60的第一部分61，以留下高质量的化合物半导体膜60的第二部分62。在一个示例中，可以采用干法或湿法刻蚀的方式将暴露出的化合物半导体膜60的第一部分61去除掉，即将之前在半导体单晶衬底50上先生长出的第一部分61移除掉，保留住高质量(例如高迁移率)的化合物半导体膜60的第二部分62。例如，所述干法刻蚀可以是离子束刻蚀等，而湿法刻蚀可以是采用任何合适的溶液进行刻蚀。

本领域技术人员应当理解，采用本发明的方式可以根据器件的设计需求来选择化合物半导体膜60的迁移率和膜厚度，而不会受到迁移率和膜厚度之间相对矛盾的影响。故本发明的方案对于化合物半导体膜60的迁移率和厚度提供了很大的选择柔性，从而可以同时获得迁移率较高并且厚度较薄(较高的方块电阻)的化合物半导体膜60。

在一个实施例中，所述方法包括图形化蚀刻后的化合物半导体膜60(例如第二部分62)，从而形成磁阻膜30。在一个示例中，可以采用光刻的方式制备出磁阻传感器的磁阻膜30的台面图形。具体地，采用干法或湿法刻蚀的方式去除未被光刻胶防护的区域，从而形成磁阻传感器的台面图形。这里所述的磁阻传感器俯视图是方波形或蜿蜒的多个重复图形单元(例如是凹凸连续重复的多个单元，类似于长城城墙上的垛口形状)，如图3A所示。

在一个示例中，通过光刻工艺形成磁阻膜30。首先采用光刻工艺，通过涂覆光致抗蚀剂材料以及曝光和显影工艺，形成覆盖化合物半导体膜60(例如第二部分62)的光致抗蚀剂图案。然后，以该图案作为掩模，采用湿法或干法刻蚀工艺，去除化合物半导体膜60(例如第二部分62)未被光致抗蚀剂图案遮蔽的区域。最后，去除光致抗蚀剂图案。由此，形成例如方波形的磁阻膜30。

在一个实施例中，在磁阻膜30上(例如上表面)制备电极部40和互连线24。在一个示例中，采用电子束蒸发或磁控溅射等沉积方式形成金属电极层，金属电极层的材料可以包括Au、Ge、Ni、Ti、Cr、Cu或它们的合金等；采用剥离或蚀刻的方式由金属电极层来形成电极部40(包括端子电极和短路电极)和互连线24。在一个示例中，对电极部40进行退火，从而在电极部40和磁阻膜30之间形成更好的欧姆接触。当然，本领域技术人员可以选择任何合适的方式来制造所述电极部并实现电连接，本发明在此不再累述。

这里所述的电极部的俯视图的图形可以是多个重复的预定图案图形(例如是凹凸连续重复的多个单元，类似于长城城墙上的垛口形状)，如图3B所示。

当然，本领域技术人员可以根据期望设置电极部的数目、形状和高度，而不限于此处的情形，例如可以将电极部的形状设置成方形、圆形、椭圆形、台阶形或梯形等。

在一个实施例中，所述方法可以通过图1B所示的打线26连接电极部40和引线端22，具体方式不再详述。

图3C示出了电极部位于磁阻膜之上的情形。如图3C所示，磁阻部32呈长方形阵列形状，中间夹持有短路电极44，由此能够有效感应磁场变化的信号。图3D更清楚地示出了磁阻膜和电极部的部分图形。

在一个实施例中，所述方法包括在磁阻传感器集成电路100中的磁阻膜30和电极部40的至少一部分表面(例如整个表面)上制备一层保护层。

保护层可以防止磁阻膜30在后续制程工艺中受损，同时阻止水汽、杂质粒子等进入磁阻膜30。保护层包括氧化铝膜、氮氧化硅膜、氮化硅膜、氧化硅膜、环氧树脂、硅胶、二氧化硅和聚酰亚胺膜中的任一种。可以通过等离子体增强的化学气相沉积(PECVD)、溅射或其他常规成膜方式，利用光致抗蚀剂图案作为掩模，形成在磁阻膜30上和电极部40的暴露区域之外的部分上，从而获得了的高灵敏度且功耗低的磁阻传感器集成电路100。

采用本发明的实施例制备磁阻传感器集成电路100，如果磁阻膜30的化合物半导体膜是由InSb材料制成时，该化合物半导体膜的迁移率可以超过60000cm²/Vs，同时，该化合物半导体膜的方块电阻可以设计成期望的数值，从而最终能够获得高灵敏度、低功耗的InSb磁阻传感器。

综上，本发明实施例提供的磁阻传感器集成电路与制备磁阻传感器集成电路的方法解决了背景技术部分所提出的技术问题的至少一个方面。具体地，获得的用于制造磁阻膜的化合物半导体膜与现有技术制造的相比结晶性能较好，迁移率较高。而且，整体的膜厚可以根据需要进行设计，例如，本发明实施例允许在确保高迁移率的情况下降低膜厚。因而本发明的实施例的磁阻传感器集成电路100的灵敏度高，可以感测到微弱的磁场变化，并且功耗低、成本低。

本发明还根据以下方面提供了多个实施例，具体如下：

方面1：一种制造磁阻传感器集成电路的方法，所述方法包括：提供含有IC电路的基板；制造磁阻膜，所述磁阻膜能够感应磁场变化并输出表示磁场变化的电信号；提供粘结层将磁阻膜键合到基板上；和制造电极部，所述电极部位于磁阻膜上，所述电极部包括至少两个端子电极和位于端子电极之间的短路电极，所述端子电极和短路电极的一端与磁阻膜形成欧姆接触，所述端子电极的另一端与IC电路的引线端电连接，其中所述IC电路对从所述磁阻膜输出的电信号进行处理并进行运算以获得检测结果。

方面2：根据方面1所述的方法，其中，制造所述磁阻膜包括以下步骤：在半导体单晶衬底上外延生长化合物半导体膜，作为磁阻传感器的磁感应功能层；在化合物半导体膜和基板的至少一个上涂覆粘结层，并且通过粘结层将化合物半导体膜与基板面对面键合在一起；选择性移除半导体单晶衬底和化合物半导体膜的一部分，并且通过图形化工艺来形成所述磁阻膜。

方面3：根据方面2所述的方法，其中，仅移除半导体单晶衬底，并且获得的所述磁阻膜的迁移率大于40000cm²/Vs，磁阻膜的厚度为500nm-10μm。

方面4：根据方面2所述的方法，其中，同时移除半导体单晶衬底和一部分化合物半导体膜，并且获得的所述磁阻膜的迁移率大于50000cm²/Vs且小于78000cm²/Vs，磁阻膜的厚度为10nm-9μm。

方面5：根据方面1所述的方法，其中，所述磁阻膜包括InSb、GaAs、InAs、InGaAs或InGaP。

方面6：根据方面1所述的方法，其中，所述粘结层包括聚酰亚胺或环氧树脂。

方面7：根据方面1-6中任一方面所述的方法，其中，将引线端暴露于基板的表面上，在通过光刻工艺蚀刻、图形化在磁阻膜上形成电极部的同时形成互连线，通过所述互连线将引线端与电极部电连接。

方面8：根据方面1-6中任一方面所述的方法，其中，将引线端暴露于基板的表面上，通过光刻工艺蚀刻、图形化在磁阻膜上形成电极部，并在形成电极部之后通过打线的方式将引线端与电极部电连接。

方面9：根据方面1-8中任一方面所述的方法，其中，电极部将磁阻膜间隔形成感应磁场变化的磁阻部。

方面10：根据方面1-9中任一方面所述的方法，还包括在磁阻膜和电极部的至少一部分上形成保护层。

方面11：根据方面10所述的方法，其中，所述保护层包括氮化硅膜、氧化硅膜、氧化铝膜、氮氧化硅膜、环氧树脂、硅胶、二氧化硅和聚酰亚胺膜中的任一种。

虽然本总体发明构思的一些实施例已被显示和说明，本领域技术人员将理解，在不背离本总体发明构思的原则和精神的情况下，可对这些实施例做出改变，本发明的范围以权利要求和它们的等同物限定。