具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“电连接于”另一个元件，它可以是直接电连接到另一个元件或间接电连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

目前，降压电源变换器内一般都设有控制集成电路，其直接驱动开关晶体管的导通和关断，但是控制集成电路的耐压值一般较低，当输入电压较高时，现有控制集成电路的耐压值无法满足。

图1为本申请实施例提供的传统控制集成电路的第一种结构示意图，图2 为本申请实施例提供的传统控制集成电路的第二种结构示意图，对于直流输入、直流输出的传统降压电源变换器，如图1所示，一般包括输入滤波电容、电流采样电阻、高压侧开关晶体管、续流二极管、滤波电感、输出滤波电容和控制电路；或者如图2所示，包括输入滤波电容、电流采样电阻、高压侧开关晶体管、低压侧开关晶体管、滤波电感、输出滤波电容和控制电路。

如图1所示，第一晶体管Q1通常选取场效应晶体管，其栅极与源极之间能够承受的极限电压值范围是固定的(其绝对值一般小于30V，例如±30V)。依据降压电源变换器的工作原理，加在第一晶体管Q1栅极与源极之间的驱动电压U(G-S)会有如下状态：

当U(G,S)为高电压(例如：10V)时，第一晶体管Q1开通；当U(G,S)为低电压(例如：0V)时，第一晶体管Q1关断。所以，第一晶体管Q1源极与第一辅助电源负极(VCC1-GND)(或输入电压负极VI-GND)之间的电压值U(S， GND),有如下等式：

当第一晶体管Q1开通时，U(S,GND)＝U(VI,GND)；

当第一晶体管Q1关断时，U(S,GND)＝-VD1＝-0.7V。

第一晶体管Q1源极的电压值U(S,GND)在第一晶体管Q1的开通周期约为输入电压值VI。在第一晶体管Q1关断周期，由于第一电感L1的续流作用，电压值约为负的第一二极管D1的正向电压降VD1(-0.7V)。

可知，第一晶体管Q1栅极与第一辅助电源负极(VCC1-GND)(或输入电压负极VI-GND)的电压值U(G,GND)有如下等式：

当第一晶体管Q1开通时，U(G,GND)＝U(VI,GND)+U(G,S)；

当第一晶体管Q1关断时，U(G,GND)＝-VD1＝-0.7V。

可知，第一晶体管Q1栅极与第一辅助电源负极(VCC1-GND)(或输入电压负极VI-GND)的电压值U(G,GND)电压变化范围：-0.7V～ U(VI,GND)+U(G,S)。

因为控制模块10的驱动信号输出脚通过小驱动电阻(一般小于100Ω)连接第一晶体管Q1的栅极，因此其栅极的电压值U(G,GND)与控制模块10的驱动脚的输出电压基本相等。由此可知，控制模块10的驱动脚的输出电压变化范围：-0.7V～U(VI,GND)+U(G,S)。

图3为本申请实施例提供的传统控制集成电路的第一种结构的输出电压波形图，如图3所示，Ton为第一晶体管Q1在一个开关周期内的开通时间，Toff 为第一晶体管Q1在一个开关周期内的关断时间，T为第一晶体管Q1的一个开关周期时间，U(G,S)为第一晶体管Q1的栅极(G极)与源极(S极)之间的电压，U(S,GND)为第一晶体管Q1的源极(S极)与第一辅助电源负极(VCC1-GND) 之间的电压，U(G,GND)为第一晶体管Q1的栅极(G极)与第一辅助电源负极 (VCC1-GND)之间的电压。因为控制模块10驱动脚电压U(G,GND)的最大值为U(VI,GND)+U(G,S)，并且控制模块10的驱动电路是大电流、低阻抗电路，所以与控制模块10的驱动脚连接的内部集成电路也必须能够耐受最大电压值为U(VI,GND)+U(G,S)的电压。

当降压电源变换器应用场景中的输入电压U(VI,GND)较高时(例如大于 100V)，现有市场流通的控制集成电路均不满足此耐压要求。如果专门研发高耐压控制集成电路，则其成本将远高于市场可接受的价格范围，因此不具有经济可行性。

图4为本申请实施例提供的传统控制集成电路的第三种结构示意图，如图 4所示，在现有技术中，为了将降压电源变换器应用在输入电压较高的应用场景中，会采用驱动变压器控制开关晶体管的导通和关断的驱动方式，但是该种方式不能适用于占空比较大的场景，同时驱动变压器的励磁电感对驱动信号有延时作用，且变压器本身体积较大。

如图4所示，T1为第一驱动变压器，D为控制模块10的驱动输出电压正极，其他电路符号均与图1相同。控制模块10的低阻抗驱动输出信号VD通过第二晶体管Q2、第三晶体管Q3连接到第一驱动变压器T1的原边，其耐受的最大电压值为第一辅助电源电压值U(VCC1,GND)。控制模块10与输入电压 VI没有低阻抗电路连接，因此控制模块10的内部集成电路不需要承受输入电压U(VI,GND)，只需要承受第一辅助电源电压U(VCC1,GND)即可。

图5为本申请实施例提供的传统控制集成电路的第三种结构的输出电压波形图，如图5所示，根据降压电源变换器的工作原理可得占空比D为：

D＝Ton/(Ton+Toff)

D＝VO/VI

由于第一驱动变压器T1需要满足伏秒平衡磁复位原理(U1*T1＝U2*T2)，因此第一晶体管Q1的栅极正向电压绝对值VG1和栅极负向电压绝对值VG2 需要满足：

VG1*Ton＝VG2*Toff

因此控制模块10的驱动信号电压U(D,GND)的占空比D与第一晶体管Q1 的栅极正向电压绝对值VG1和栅极负向电压绝对值VG2需要满足：

VG2＝D*VG1/(1-D)

所以，当占空比D越大时，VG2与VG1的比值也越大，当占空比D＝80％时，VG2＝4*VG1。按照一般规格要求，第一场效应管Q1栅极的正向驱动电压 U(G,S)＝10V，则VG2＝4*VG1＝40V。此时，第一晶体管Q1的栅极负向电压的绝对值VG2(40V)已大于其最大可耐受的电压值(一般小于30V)。因此，采用驱动变压器控制开关晶体管的方式不能适用于占空比较大的应用场景。同时，由于驱动变压器的励磁电感对驱动信号有延时作用，以及变压器本身体积较大，因此也不能适用于开关频率较高、体积较小、功率密度较高的应用场景，适用范围小，实际应用价值低。

针对上述问题，本申请提供一种控制集成电路，通过半导体开关模块、三极管开关模块和三极管驱动模块组成半导体驱动组件，使控制模块与直流输入电压之间没有低阻抗的连接关系，可以直接应用于高直流输入电压以及占空比较大的应用场景中，而且体积小，成本低，适用范围广。

图6为本申请一实施例提供的控制集成电路的整体结构示意图，如图6所示，为了便于说明，仅示出了与本实施例相关的部分，详述如下：控制集成电路可以包括：

半导体开关模块1，被配置为根据高电平驱动信号导通并生成第一低电平，或者根据低电平驱动信号关闭并生成第一高电平；

三极管开关模块2，与半导体开关模块1和辅助电源模块4电连接，被配置为根据第一低电平和辅助电源模块4导通并生成第二高电平，或者根据第一高电平关闭并生成第二低电平；

三极管驱动模块3，与三极管开关模块2和辅助电源模块4电连接，被配置为根据第二高电平和辅助电源模块4增加输出电压直至开关晶体管导通；或者根据第二低电平减小输出电压直至开关晶体管关闭。

在本申请实施例中，通过半导体开关模块根据高电平驱动信号导通并生成第一低电平，或者根据低电平驱动信号关闭并生成第一高电平；通过三极管开关模块根据第一低电平和辅助电源模块导通并生成第二高电平，或者根据第一高电平关闭并生成第二低电平；通过三极管驱动模块根据第二高电平和辅助电源模块增加输出电压直至开关晶体管导通；或者根据第二低电平减小输出电压直至开关晶体管关闭，从而使控制模块与直流输入电压之间没有低阻抗的连接关系，全部电路中除半导体开关Q2以外都不需要承受输入端高电压，当应用于输入电压较大的应用场景时，成本更低、可靠性更高。其中，辅助电源模块 4包括辅助电源VCC2。

图7为本申请实施例提供的控制集成电路的第一种结构示意图，图8为本申请实施例提供的控制集成电路的第二种结构示意图，如图7和图8所示，示例性地，半导体开关模块1包括第一电阻R1和第二NPN型三极管Q2；

第一电阻R1的一端与驱动信号V1电连接，第一电阻R1的另一端与第二 NPN型三极管Q2的基极电连接；

或者，半导体开关模块1包括第一电阻R1和第二NMOS管Q2；

第一电阻R1的一端与驱动信号V1电连接，第一电阻R1的另一端与第二 NMOS管Q2的栅极电连接。

在本申请实施例中，当控制模块10的驱动输出信号U1(V1,VCC1-GND)为高电平时，电流从电路网络节点V1经第一电阻R1、第二NPN型三极管Q2的基极(或第二NMOS管Q2的栅极)、第二NPN型三极管Q2发射极(或第二 NMOS管Q2的源极)流到第一辅助电源负极VCC1-GND，此时第二NPN型三极管Q2(或第二NMOS管Q2)导通，使电路网络节点V2的电压值接近VCC1-GND(0V)的电压值。

当控制模块10的驱动输出信号U1(V1,VCC1-GND)为低电平时，没有电流流入第二NPN型三极管Q2的基极(或第二NMOS管Q2的栅极)，此时第二 NPN型三极管Q2(或第二NMOS管Q2)截止。

如图7和图8所示，示例性地，三极管开关模块2包括第二电阻R2和第三PNP三极管Q3；

第二电阻R2的一端与第二NPN型三极管Q2的集电极或第二NMOS管 Q2的漏极电连接，第二电阻R2的另一端与第三PNP三极管Q3的基极电连接，第三PNP三极管Q3的发射极与辅助电源模块4电连接。

在本申请实施例中，当电路网络节点V2的电压值降低时，电流从辅助电源VCC2经第三PNP三极管Q3发射极、第三PNP三极管Q3基极和第二电阻 R2流到电路网络节点V2，此时第三PNP三极管Q3导通，电路网络节点V3 的电压接近辅助电源正极VCC2的电压值。

当第二NPN型三极管Q2(或第二NMOS管Q2)截止时，没有电流流过第二电阻R2和第三PNP三极管Q3的基极，则没有电流流过第三PNP三极管 Q3发射极和第三PNP三极管Q3的集电极，第三PNP三极管Q3截止。

如图7和图8所示，示例性地，三极管驱动模块3包括第三电阻R3、第四电阻R4、第四NPN型三极管Q4、第五PNP型三极管Q5和第五电阻R5；

第三电阻R3的一端与第三PNP三极管Q3的集电极电连接，第三电阻R3 的另一端与第四NPN型三极管Q4的基极、第五PNP型三极管Q5的基极和第四电阻R4的一端电连接，第四NPN型三极管Q4的集电极与辅助电源模块4 电连接，第四NPN型三极管Q4的发射极和第五PNP型三极管Q5的发射极与第五电阻R5的一端电连接，第四电阻R4的另一端和第五PNP型三极管Q5的集电极接地。

在本申请实施例中，当电路网络节点V3的电压接近辅助电源正极VCC2 的电压值时，电流从辅助电源VCC2经第三PNP三极管Q3发射极、第三PNP 三极管Q3集电极、电路网络节点V3、第三电阻R3、第四NPN型三极管Q4 基极、第四NPN型三极管Q4发射极、第五电阻R5、第一NMOS管Q1栅极、第一NMOS管Q1源极回到辅助电源负极VCC2-GND。当电流流入第四NPN型三极管Q4基极时，第四NPN型三极管Q4集电极将有几十倍的基极电流从集电极流入第四NPN型三极管Q4发射极和第五电阻R5，以增加驱动能力，提高高压侧第一NMOS管Q1的栅极与源极寄生电容的充电速度。此时第一 NMOS管Q1的栅极与源极之间的电压U(G,S)逐步上升。当U(G,S)大于第一 NMOS管Q1的开通阀值电压时，第一NMOS管Q1导通，此时，第一NMOS 管Q1的源极电压值与输入直流电压正极VI值接近，流经第一电感L1的电流逐渐增大，直流输出电压值U(VO,VO-GND)升高。

当第三PNP三极管Q3截止时，电路网络节点V3为低电平，高压侧第一 NMOS管Q1的栅极与源极之间的寄生电容中存储的电荷，从第一NMOS管 Q1的栅极经过第五电阻R5、第五PNP型三极管Q5的发射极后分为两路，大部分电流经过第五PNP型三极管Q5的集电极流到辅助电源负极VCC2-GND，小部分电流经过第五PNP型三极管Q5的基极、第四电阻R4流到辅助电源负极VCC2-GND。当第一NMOS管Q1的栅极与源极之间的电荷释放时，使第一 NMOS管Q1的栅极与源极之间的电压U(G,S)逐步下降，当电压U(G,S)低于第一NMOS管Q1的开通阀值电压时，第一NMOS管Q1截止，第一电感L1的续流电流使第一二极管D1导通，此时流经第一电感L1的电流逐渐减小，直流输出电压值U(VO,VO-GND)下降。其中，由第四NPN型三极管Q4和第五PNP 型三极管Q5组成第一级图腾柱驱动电路。

图9为本申请实施例提供的控制集成电路的第一种具体结构示意图，图10 为本申请实施例提供的控制集成电路的第二种具体结构示意图，图11为本申请实施例提供的控制集成电路的输出电压波形图，如图9和图10所示，示例性地，半导体开关模块1还包括第十电阻R10；

第十电阻R10的一端与第二NPN型三极管Q2的基极电连接，第十电阻 R10的另一端与第二NPN型三极管Q2的发射极电连接；

或者，第十电阻R10的一端与第二NMOS管Q2的栅极电连接，第十电阻 R10的另一端与第二NMOS管Q2的源极电连接。

在本申请实施例中，通过第十电阻R10作为偏置电阻，防止输入信号失真。

如图9和图10所示，示例性地，三极管开关模块2还包括第五电容C5、第二稳压二极管ZD2、第六电阻R6、第二二极管D2、第三电容C3和第七电阻R7；

第五电容C5的一端、第二稳压二极管ZD2的正极和第六电阻R6的一端与第二电阻R2的一端电连接，第五电容C5的另一端、第二稳压二极管ZD2 的负极、第二二极管D2的正极、第三电容C3的一端和第七电阻R7的一端与第三PNP三极管Q3的基极电连接，第六电阻R6的另一端、第二二极管D2的负极、第三电容C3的另一端和第七电阻R7的另一端与第三PNP三极管Q3的发射极电连接。

在本申请实施例中，通过第五电容C5、第二稳压二极管ZD2、第六电阻 R6组成负电压生成电路，可以使得第三PNP三极管Q3关断速度加快，提高开关频率；通过第二二极管D2用于钳位第三PNP三极管Q3的基极与发射极PN 结在反向偏置时的电压值，使其不被反向高压击穿；通过第三电容C3可以避免第三PNP三极管Q3误开通，提高抗干扰能力；通过第七电阻R7可以避免第二NPN型三极管Q2在高温时基极漏电流增加导致的误开通，增加可靠性。

如图9和图10所示，示例性地，三极管驱动模块3还包括第八电阻R8、第九电阻R9、第十一电阻R11、第十二电阻R12、第十三电阻R13、第六NPN 三极管Q6、第七PNP三极管Q7、第一稳压二极管ZD1和第四电容C4；

第八电阻R8的一端与第四NPN三极管Q4的发射极和第五PNP三极管 Q5的发射极电连接，第八电阻R8的另一端与第六NPN三极管Q6的基极、第七PNP三极管Q7的基极和第九电阻R9的一端电连接，第四NPN三极管Q4 的集电极与第十二电阻R12的一端电连接，第六NPN三极管Q6的集电极与第十三电阻R13的一端电连接，第十二电阻R12的另一端和第十三电阻R13的另一端与辅助电源模块4电连接，第六NPN三极管Q6的发射极、第七PNP三极管Q7的发射极和第一稳压二极管ZD1的负极与第四电容C4的一端电连接，第一稳压二极管ZD1的正极和第四电容C4的另一端与第五电阻R5的一端电连接，第五电阻R5的另一端与第十一电阻R11的一端电连接，第九电阻R9 的另一端、第七PNP三极管Q7的集电极和第十一电阻R11的另一端接地。

在本申请实施例中，通过第八电阻R8、第九电阻R9、第十三电阻R13、第六NPN三极管Q6、第七PNP三极管Q7组成第二级图腾柱驱动电流放大电路，可以进一步减小第一NMOS管Q1的栅极与源极之间的驱动电压上升时间，达到减小开关损耗，提高效率的目的；通过第十二电阻R12用于第四NPN三极管Q4的集电极限流，此电阻可以调节第一NMOS管Q1的栅极与源极之间的驱动电压上升时间；通过第一稳压二极管ZD1和第四电容C4组成负驱动电压生成电路，当第一NMOS管Q1的栅极与源极之间的驱动电压下降并截止时，此负电压可以抵消两级图腾柱驱动电路的输出电压的最低值(1.4V)无法降到 0V的不利特点。使第一NMOS管Q1的驱动电压波形最低点略低于0V，达到第一NMOS管Q1快速可靠关断和抗干扰的目的。

示例性地，控制集成电路还包括控制模块10、第一电容C1、第一采样电阻RS1、第一NMOS管Q1、第一二极管D1、第一电感L1和第二电容C2；

控制模块10与半导体开关模块1、第一电容C1的一端和第一采样电阻RS1 的一端电连接，第一电容C1的另一端和第一NMOS管Q1的漏极与输入电压端正极电连接，第一采样电阻RS1的另一端接地，第一NMOS管Q1的栅极与三极管驱动模块3电连接，第一NMOS管Q1的源极与第一电感L1的一端和第一二极管D1的负极电连接，第一电感L1的另一端和第二电容C2的一端与输出电压端电连接，第一二极管D1的正极和第二电容C2的另一端接地。

在本申请实施例中，通过控制模块10输出高电平驱动信号或低电平驱动信号控制整个电路，通过第一电容C1和第二电容C2滤波，通过第一采样电阻 RS1采样输入电流信号，通过第一NMOS管Q1产生驱动电压，通过第一二极管D1续流，通过第一电感L1滤波。

示例性地，控制集成电路还包括控制模块10、第一电容C1、第一采样电阻RS1、第一NMOS管Q1、第九NMOS管Q9、第一电感L1和第二电容C2；

控制模块10与半导体开关模块1、第一电容C1的一端和第一采样电阻RS1 的一端电连接，第一电容C1的另一端和第一NMOS管Q1的漏极与输入电压端正极电连接，第一采样电阻RS1的另一端接地，第一NMOS管Q1的栅极与三极管驱动模块3电连接，第一NMOS管Q1的源极与第一电感的一端和第九 NMOS管Q9的漏极电连接，第一电感L1的另一端和第二电容C2的一端与输出电压端电连接，第九NMOS管Q9的源极和第二电容C2的另一端接地。

在本申请实施例中，通过控制模块10输出高电平驱动信号或低电平驱动信号控制整个电路，通过第一电容C1和第二电容C2滤波，通过第一采样电阻 RS1采样输入电流信号，通过第一NMOS管Q1产生驱动电压，通过第九NMOS 管Q9续流，通过第一电感L1滤波。

本申请公开了一种降压电源变换器，示例性地，可以包括控制集成电路。

在本申请实施例中，通过半导体开关模块、三极管开关模块和三极管驱动模块组成半导体驱动组件，使控制模块与直流输入电压之间没有低阻抗的连接关系，可以直接应用于高直流输入电压以及占空比较大的应用场景中，而且整体电路符合小型化，功率密度提高的行业技术发展趋势，比现有技术具有更广阔的应用领域，成本更低，有较好的经济及社会效益，因此具有大批量应用的前景。

应理解，上述实施例中各步骤的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能单元、模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能单元、模块完成，即将所述装置的内部结构划分成不同的功能单元或模块，以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中，上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。另外，各功能单元、模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程，可以参考前述实施例中的对应过程，在此不再赘述。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述或记载的部分，可以参见其它实施例的相关描述。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的实施例中，应该理解到，所揭露的控制集成电路，可以通过其它的方式实现。例如，以上所描述的控制集成电路实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通讯电连接可以是通过一些接口，装置或单元的间接耦合或通讯电连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。