一种数字通信数传系统的位同步方法
阅读说明：本技术 一种数字通信数传系统的位同步方法 (Bit synchronization method of digital communication data transmission system ) 是由 陈华 于 2021-09-30 设计创作，主要内容包括：本发明公开了一种数字通信数传系统的位同步方法,主要解决现有方法中同步建立时间长、占用资源多的问题。其方案是：选一个伪随机序列对送入发送端的数据信息进行白噪化；取接收端基带信号的符号位,再检测该符号位的沿跳变；设计2个模10计数器,作为一主一辅；在初始状态时两个计数器均保持复位状态；在沿跳变时主/辅计数器乒乓切换身份工作,主计数器循环计数产生位同步时钟信号,辅计数器复位并保持复位状态；抽样判决器始终用主计数器产生的位同步时钟信号对接收端的基带信号符号位进行抽样判决,恢复数据信息。本发明在一个码元时间内可实现位同步,获取位同步时钟信号实时性强,减少了硬件资源占用,可用于通信数传、电子导航。(The invention discloses a bit synchronization method of a digital communication data transmission system, which mainly solves the problems of long synchronization establishment time and more occupied resources in the existing method. The scheme is as follows: selecting a pseudo-random sequence to carry out white whitening on the data information sent to the sending end; taking a sign bit of a baseband signal of a receiving end, and detecting edge jump of the sign bit; designing 2 modulo-10 counters as a main counter and an auxiliary counter; in the initial state, both counters are kept in a reset state; when the edge jumps, the main/auxiliary counter switches identity to work, the main counter counts circularly to generate a bit synchronization clock signal, and the auxiliary counter resets and keeps a reset state; the sampling decision device always uses the bit synchronization clock signal generated by the main counter to carry out sampling decision on the baseband signal sign bit of the receiving end and recover the data information. The invention can realize bit synchronization in one code element time, has strong real-time performance of acquiring a bit synchronization clock signal, reduces the occupation of hardware resources and can be used for communication data transmission and electronic navigation.)
技术领域
本发明属于信号处理技术领域，特别涉及一种位同步方法，可用于数字通信数传、电子导航。
背景技术
在数字通信数传系统中，发送端按码元速率依次发送数据，接收端的位同步功能模块产生一个重复频率与码元速率相同、相位与最佳抽样时刻一致的位同步时钟信号，最佳抽样时刻处于每个码元的中心点，是眼图的最大值，此刻进行抽样判决可避免数据误码，实现对数据的正确采样及恢复，位同步即是捕获并跟踪码元的最佳抽样时刻。
数据码元序列是不归零的随机二进制信号，它自身不含同步信息。现有实现位同步的方法有插入导频法和直接提取法。
插入导频法，是发送端在基带信号频谱的零点处插入所需的位定时导频信号。这种方法建立同步的时间快，但占用了通信系统的频率资源和功率资源，且易被监听截获。
直接提取法，是在发送端不专门插入导频信号，而直接从接收的基带信号中提取位同步信号，它包括滤波法、最大平均功率法、数字内插值法、数字锁相环法；其中的数字锁相环法性价比最优故而最为常用，例如Gardner算法，这种方法虽然节省了通信系统占用的频率资源和功率资源，但又存在以下两方面的问题：
一.建立同步的时间较长
在接收基带信号时，为在准确判决时刻对接收码元进行判决，必须得知接收码元的准确起止时刻。发送端的时钟对接收端的信号采样,因接收端与发送端存在相位差，Gardner算法的锁相环路采用“超前-滞后”算法，对这个相位差进行多个周期地不断调整，使位同步时钟信号与最佳抽样时刻不断接近，才能建立同步，导致建立同步时间长。
实际应用中的多普勒频移会导致码元位宽τ产生变化：当多普勒频移为正时，则接收信号的频率高于本地载波频率，码元位宽的实际值τ'变窄；当多普勒频移为负时，则接收信号的频率低于本地载波频率，码元位宽的实际值τ'变宽。当数据中连续的码元数目k越多时，比如数据出现连续码元“0”或连续码元“1”，则收发两端的频率偏差持续累积，连续码元长度实际值kτ'与理论值kτ的偏差越大，使得接收端位同步时钟信号的相位也随之偏离了最佳抽样时刻：当kτ'-kτ＜0时，位同步时钟信号的相位持续超前于最佳抽样时刻；当kτ'-kτ＞0时，位同步时钟信号的相位持续滞后于最佳抽样时刻，在接收端位同步时钟信号与最佳抽样时刻之间形成相位误差。若连续码元的数目较多，这种相位误差在不断累积后容易造成锁相环路失锁失步，这是该环路固有的不稳定因素，且在失步后需重新建立同步，因而耗时长。
二.计算量大，硬件资源多且容易误码
数字锁相环是一种反馈环路，主要包括滤波器、定时误差检测器、数控振荡器NCO模块，必然会使用乘法加法的数学运算以及多级寄存器，运算量较大、处理时延较长、耗硬件资源多。且在接收端位同步时钟信号与最佳抽样时刻之间的相位误差不断累积到超出半个码元位宽时，对基带信号进行抽样判决时将会分别出现多采样或者漏采样的问题，导致解调数据误码。
以上两方面的不足将导致在数据传输速率较高、带宽较大时，不能快速有效地提取位同步信号以解调数据码元。
发明内容
本发明的目的在于针对上述已有技术的不足，提出一种数字通信数传系统位同步的方法，以降低误码率，减少同步建立时间，快速有效地提取位同步信号以解调数据码元。
为实现上述目的，本发明的技术方案包括如下：
(1)在发送端，用一个伪随机序列m，对送入发送端的数据信息进行白噪化，使数据具有伪随机性；
(2)在接收端，只取接收的基带信号的符号位，把信号波形变成矩形脉冲信号，并把双极性信号变成单极性信号，得到整形后的接收端基带信号波形，再检测该基带信号符号位的沿跳变；
(3)设计2个模10计数器，并初始化第一计数器A、第二计数器B，使两个计数器均保持复位状态，每次沿跳变时，令这两个计数器互换，掉换其作为主、辅计数器的身份，即：
在奇数次的沿跳变时，将第一计数器A作为主计数器执行循环计数，产生位同步时钟信号；第二计数器B作为辅计数器，复位并保持复位状态；
在偶数次的沿跳变时，将第二计数器B作为主计数器执行循环计数，产生位同步时钟信号；第一计数器A作为辅计数器，复位并保持复位状态；
(4)始终用主计数器产生的位同步时钟信号对接收端基带信号的符号位进行抽样判决，恢复其信号中所包含的白噪数据；
(5)用(1)中同一伪随机序列m，将(4)中的白噪数据去白噪化，得到数据信息，该数据信息与发送端发送的数据信息相同，即实现了位同步。
本发明具有如下优点：
1)减少了处理时间，减轻了运算量，节省了硬件资源。
现有技术中采用乘法加法的复杂数学运算；在整个使用过程中，锁相环路需要多次调整才能建立起同步，导致的同步建立时间过长，且易失锁。
本发明采用双计数器乒乓切换的方法获取位同步时钟信号，在最佳抽样时刻对基带信号的符号位进行抽样判决，可在一个码元时间内实现位同步，提高了处理实时性，更节省了硬件资源。
2)避免了多采样或者漏采样。
现有技术由于存在相位误差累积效应，易出现多采样或者漏采样的问题。
本发明由于采用主/辅计数器乒乓切换身份的无缝衔接模式，即用A、B计数器在每次接收端基带信号符号位的沿跳变时，乒乓切换其主/辅身份，及时复位计数器的计数基准时刻，消除了相位误差的累积效应，避免出现多采样或者漏采样。
3)用计数器代替滤波器，滤除窄脉冲省时省资源。
现有技术中须采用滤波器滤除接收信号中的窄脉冲；
本发明由于采用模10计数器，其计数器时钟CLK的频率是码速率的10倍，即计数10次的时间等于码元位宽，可在计数10次的中点时刻进行抽样判决，因而用该计数器在对接收端基带信号进行处理的同时，可兼作滤波器滤除窄于半个码元位宽的窄脉冲，一器两用，节省了滤波器亦节省了时间。
附图说明
图1是本发明的实现流程图；
图2是本发明的原理框图。
具体实施方式
以下结合附图对本发明的实施例进行详细描述。
本发明是数字通信数传系统的位同步方法，适用于数字通信的频带传输系统，且本发明的位同步不以频带信号的载波同步为前提条件。
参照图1，本发明的实现流程是：选取一个码元长度是2N-1的伪随机序列m，在发送端用伪随机序列m白噪化数据信息，使数据具有伪随机性；在接收端，只取基带信号的符号位，把信号波形变成矩形脉冲信号，并把双极性信号变成单极性信号，得到整形后的接收端基带信号波形，再检测该基带信号符号位的沿跳变；设计了2个模10计数器，一主一辅，先初始化两个计数器，使两个计数器均保持复位状态；在码元出现跳变时，主/辅计数器乒乓切换工作，互换主/辅计数器的身份，主计数器循环计数产生位同步时钟信号，辅计数器复位并保持复位状态；计数器的计数时钟CLK的频率是码速率的10倍，每个码元覆盖10个计数点，计数器的数值从“0”计到“9”，把计到“4”时的脉冲信号作为位同步时钟信号输出；抽样判决器始终用主计数器产生的位同步时钟信号进行对接收端的基带信号符号位进行抽样判决，恢复白噪数据；对恢复的白噪数据进行去白噪化操作，得到原始的数据信息。
根据图1给出本发明的具体实施例，如图2所示。
参照图2，本实施例的实现步骤如下：
步骤1，在发送端，对数据信息进行白噪化。
1.1)由N级寄存器及门电路构成的伪随机码产生器，用于重复产生伪随机序列；
1.2)发送端发送一帧长度为L位的数据信息D(t)，L是(2N-1)的整数倍，若每帧的数据信息实际长度不足L位时应进行补“0”操作，
1.3)根据发送端发送的一帧数据信息D(t)的长度，伪随机码产生器也应产生出L位的伪随机序列m,该伪随机序列m中出现连续k个相同码元的概率为2-k；
1.4)发送端对数据信息D(t)及伪随机序列m采用一个“异或”门求“位异或”，得到白噪数据ND(t)，并将其调制成频带信号进行无线传输。
步骤2，在接收端，取基带信号的符号位，检测其跳变沿。
2.1)在接收端，对频带信号进行采样量化、数字下变频，获得基带信号a(t)，取该基带信号中的符号位aF(t)；
2.2)用2个D触发器及1个“异或”门来检测符号位aF(t)的跳变沿：
设两个D触发器分别为D0、D1，且均由同一频率时钟信号CLK触发；
将两个D触发器串联，即在第一个触发器D0的输入端送入基带信号的符号位aF(t)，D0的输出端Q0连接第二个触发器D1的输入端，并D0输出端Q0和D1的输出端Q1分别连接到“异或”门的两个输入端；
时钟信号CLK每一次触发时，Q0端始终输出符号位aF(t)的旧数据I0，Q1端始终输出符号位aF(t)的新数据I1；当检测到相邻两个D触发器输出的数据不同，即I0≠I1时，说明符号位aF(t)有沿跳变，并通过“异或”门输出“1”来表明。
步骤3，设置二进制标志位，在沿跳变时控制切换两个计数器A、B的主/辅身份，输出位同步时钟信号。
3.1)设立两个二进制标志位FG[1]、FG[0]，这两个二进制标志位有三种状态，即初始状态为FG[1]＝1，FG[0]＝1，其他两种状态中一种状态为FG[1]＝0，FG[0]＝1，另一种状态为FG[1]＝1，FG[0]＝0；设计2个模10计数器A、B，计数器时钟CLK的频率为50MHz，对每个码元计数10个点，把这两个二进制标志位FG[1]、FG[0]分别输出到计数器A、B的异步复位Reset端口；
3.2)用两个二进制标志位FG[1]、FG[0]的不同状态控制计数器A、B的工作：
当设备上电时，二进制标志位处于FG[1]＝1，FG[0]＝1的初始状态，此时计数器A、B均处于复位状态，不进行计数操作；
当第一次沿跳变时，二进制标志位处于FG[1]＝0，FG[0]＝1的状态，此时A计数器作为主计数器，循环计数，产生位同步时钟信号Ax，B计数器作为辅计数器复位并保持复位状态，不工作；
在第二次沿跳变时，二进制标志位处于FG[1]＝1，FG[0]＝0的状态，此时B计数器作为主计数器，循环计数，产生位同步时钟信号Bx，A计数器作为辅计数器复位并保持复位状态，不工作；
在第三次沿跳变时二进制标志位的状态与第一次沿跳变的二进制标志位状态相同，而第四次沿跳变时二进制标志位的状态与第二次的二进制标志位状态相同；
以此类推，在奇数次沿跳变时，A为主B为辅，在偶数次沿跳变时，B为主A为辅，计数器A、B在沿跳变时交替产生位同步时钟信号，并输出。
步骤4，选择主计数器产生的位同步时钟信号对接收端的基带信号符号位aF(t)进行抽样判决，并恢复白噪数据。
4.1)将计数器A产生的位同步时钟信号Ax与二选一开关的第一输入通道CH0连接；将计数器B产生的位同步时钟信号Bx与二选一开关的第二输入通道CH1连接；
4.2)由二进制标志位FG[1]＝0或FG[0]＝0对二选一开关进行控制：
当FG[1]＝0时，主计数器A产生的位同步时钟信号Ax由二选一开关的输出通道输出；
当FG[0]＝0时，主计数器B产生的位同步时钟信号Bx由二选一开关的输出通道输出；
该二选一开关始终只令主计数器产生的位同步时钟信号由输出通道输出；
4.3)将二选一开关输出的位同步时钟信号馈入D触发器的时钟CLK端口，把接收端的基带信号符号位aF(t)馈入D触发器的输入数据Data端口，D触发器输出即得到抽样判决后的白噪数据ND(t)。
步骤5，去白噪化，恢复数据信息。
用二选一开关输出位同步时钟信号触发接收端的伪随机码产生器，使其产生与步骤1中伪随机序列m相同的伪随机序列，用该伪随机序列和白噪数据ND(t)通过一个“异或”门求“异或”，得到去白噪化后的数据信息D(t)，该数据信息与发送端发送的数据信息相同，即实现了位同步。
在本实例中，本地载波频率为30MHz，6个周期的本地载波承载1位码元，码元位宽τ为200ns，伪随机序列m里出现连续k个相同码元的概率为2-k，比如k＝10则出现连续10个相同码元的概率为2-10＝(1/1024)，即1024位的伪随机序列只有1次机会出现10个连续的相同码元；设一帧数据信息D(t)的长度L＝1023位，多普勒频移分别为+100kHz、-100kHz，在此情况下，通过以下操作得出伪随机序列m中出现连续相同码元的数目k和出现连续k个相同码元的概率：
由一帧数据信息D(t)的长度L得到伪随机码产生器中的寄存器级数N为10，这时L是(2N-1)的1倍，则伪随机序列m的码元长度也应是2N-1＝1023位；
由多普勒频移的数值和码元位宽的理论值得到多普勒频移后，变窄的码元位宽的实际值τ'为199.33ns、变宽的码元位宽的实际值τ'为200.67ns，码元位宽理论值和实际值相差|τ-τ'|＝0.67ns，则容许出现连续相同码元的数目k＝(τ/2)/|τ'-τ|＝149个；
由伪随机序列m里有2-k的机会出现连续k个相同码元可知：k＝149时出现连续149个相同码元的概率为2-149，即近似为0，所以本例中的伪随机序列m中不会出现连续的149个相同码元。
以上描述仅是本发明的一个具体实例，不构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：数据加密、解密方法、装置、电子设备及存储介质