一种适用于电力二次设备的运行监视控制电路
阅读说明：本技术 一种适用于电力二次设备的运行监视控制电路 (Operation monitoring control circuit suitable for electric power secondary equipment ) 是由 马玉龙 夏雨 周华良 甘云华 张帆 陈泉梅 高诗航 杨国森 于 2021-07-26 设计创作，主要内容包括：本发明公开了一种适用于电力二次设备的运行监视控制电路,包括微分电路、第一电平比较电路、电平展宽电路和输出缓冲电路；所述微分电路的输入端接处理器、控制器或FPGA程序控制输出的触发信号,其输出端连接第一电平比较电路；所述第一电平比较电路的输出端连接电平展宽电路,电平展宽电路的输出端连接输出缓冲电路,输出缓冲电路输出控制信号。本发明的电路能够监视其使用的处理器、控制器或FPGA程序运行状态,满足不同应用场合使用处理器、控制器或FPGA时输出的触发信号周期、占空比等参数变化大的需求；同时抗干扰能力强,输出信号质量高,可用于触发不同接口需求的执行电路。(The invention discloses an operation monitoring control circuit suitable for power secondary equipment, which comprises a differential circuit, a first level comparison circuit, a level stretching circuit and an output buffer circuit, wherein the differential circuit is connected with the first level comparison circuit; the input end of the differential circuit is connected with a trigger signal output by a processor, a controller or FPGA program control, and the output end of the differential circuit is connected with a first level comparison circuit; the output end of the first level comparison circuit is connected with the level widening circuit, the output end of the level widening circuit is connected with the output buffer circuit, and the output buffer circuit outputs a control signal. The circuit can monitor the running state of a processor, a controller or an FPGA program used by the circuit, and meets the requirement of large change of parameters such as the period, duty ratio and the like of a trigger signal output when the processor, the controller or the FPGA is used in different application occasions; meanwhile, the anti-interference capability is strong, the output signal quality is high, and the method can be used for triggering execution circuits with different interface requirements.)
技术领域
本发明属于电力系统，具体涉及一种适用于电力二次设备的运行监视控制电路。
背景技术
电力二次设备广泛使用处理器、控制器作为核心处理部件，完成系统管理、逻辑运算、在线决策、出口控制等功能，当这类芯片内部程序出现跑飞等问题时，保护、稳控、测控等领域的装置处于不受控状态，会引起操作回路误动等严重电力系统故障。另外电力二次设备中也广泛使用FPGA,在保护、稳控等领域中，FPGA常常用于同步、采样数据收发等功能，当FPGA内部时钟发生较大偏移时，FPGA程序时序逻辑状态产生错误，致使FPGA内功能模块出现异常，FPGA运行紊乱，容易造成装置同步系统失效，采样数据异常，通信中断，也会引起操作回路误动等严重电力系统故障。为避免以上问题的出现，电力二次设备中需要设计运行监视控制电路，实时监视处理器、控制器或FPGA程序的运行状态，在监视到程序异常时，输出异常信号去执行切断操作电源等操作。
根据处理器、控制器或FPGA程序运行特点，运行监视控制电路通常使用单稳态电路来实现。处理器、控制器或FPGA正常工作时，输出一个周期信号，触发单稳态电路，使单稳态电路处于暂态工作模式，保持操作电源等处于有效状态。当处理器、控制器或FPGA工作异常时，触发单稳态电路的输出信号丢失或者出现间断，使稳态电路进入稳态工作模式，断开操作电源等。
单稳态电路从实现原理来说，主要包括微分型单稳态电路和积分型单稳态电路，两者各有千秋。微分型单稳态电路可以使用窄脉冲触发，但存在输出脉冲边沿过冲和下冲大，下降沿有效电平低等问题；积分型单稳态电路具有较强的抗干扰能力，但存在输出信号过渡时间长，触发脉冲宽度受限等问题。
电力二次设备覆盖领域广泛，不同应用场合使用处理器、控制器或FPGA输出的触发信号的周期、占空比等参数变化很大，这对以单稳态电路为代表的运行监视控制电路的适应性提出了很高的要求。如何设计抗干扰能力强、输入响应范围宽、输出信号质量高的运行监视控制电路，是实现电力二次设备运行监视控制可靠运行的重要工作。
公开号为CN106374886A的中国发明专利公开了一种不可重复触发的CMOS集成单稳态电路，其中提出了一种不可重复触发的单稳态电路的实现方法，采用稳定电流源对电容充电，以片上形式实现稳控的暂稳态时间宽度，有效减小芯片面积，提高单稳计时准确度。但是，该现有技术中的单稳态电路只能够触发一次，不能够在短时间内再次触发，无法满足路电力二次设备运行监视控制电路中可重复触发的需求。同时该单稳态电路需要在芯片上实现，单稳参数不方便调整，难以适应电力二次设备覆盖领域广泛，不同应用场合使用处理器、控制器或FPGA输出的单稳触发信号周期、占空比等参数变化大的需求。
发明内容
发明目的：本发明的目的在于提供一种适用于电力二次设备的运行监视控制电路，该运行监视控制电路能够适应电力二次设备覆盖领域广泛，不同应用场合使用处理器、控制器或FPGA输出的触发信号周期、占空比等参数变化大的需求；同时抗干扰能力强，输出信号质量高，可用于触发不同接口需求的执行电路。
技术方案：本发明包括微分电路、第一电平比较电路、电平展宽电路和输出缓冲电路；所述微分电路的输入端接处理器、控制器或FPGA程序控制输出的触发信号，其输出端连接第一电平比较电路；所述第一电平比较电路的输出端连接电平展宽电路，电平展宽电路的输出端连接输出缓冲电路，输出缓冲电路输出控制信号。
所述微分电路包括RC微分电路和电平箝位电路，其中，RC微分电路包括电容C1、电阻R1和电阻R2；所述电容C1一端连接输入信号Vi，其另一端分别连接电阻R1一端以及电平箝位电路，电阻R1另一端分别连接电阻R2以及第一电平比较电路。
所述电平箝位电路包括箝位二极管Z1和箝位二极管Z2，电容C1另一端分别连接箝位二极管Z1阳极、箝位二极管Z2阴极，箝位二极管Z1阴极接电源Vcc,箝位二极管Z2阳极接地GND。
所述第一电平比较电路包括比较器U1、电阻R3、电阻R4和电阻R5；所述比较器U1的正向输入端通过电阻R3连接比较器U1的输出端，比较器U1的输出端连接电平展宽电路；所述比较器U1的反向输入端分别连接电阻R4、电阻R5。
所述电平展宽电路包括RC充放电电路和第二电平比较电路，其中，RC充放电电路包括电阻R6、电阻R7、电阻R8、电阻R9、电容C2、二极管Z3、二极管Z4；所述电阻R6一端与电阻R7一端连接，电阻R6另一端接入二极管Z3阳极，电阻R7另一端接入二极管Z4阴极；所述二极管Z3阴极同时接入二极管Z4阳极、电容C2一端、电阻R8一端，电容C2另一端接地，电阻R8另一端分别连接电阻R9、第二电平比较电路。
所述第二电平比较电路与第一电平比较电路的结构相同。
通过调整RC充放电电路中电阻R6、电阻R7的阻值来设置充电时间和放电时间。
所述输出缓冲电路包括逻辑门，逻辑门的输出端产生输出信号Vo。
所述逻辑门选择与门或非门，根据被驱动源的电平和正反逻辑确定。
所述逻辑门类型选择CMOS工作电平或TTL工作电平。
有益效果：本发明与现有技术相比，其有益效果在于：(1)能够接收处理器、控制器或FPGA的不同类型的触发信号，电路适应范围宽；(2)对输入触发信号采用改进的微分电路加电平比较器的方式进行处理，克服直接使用微分电路带来的信号下降沿有效电平低的问题；(3)电平展宽电路使用RC充放电电路加电平比较器的方式实现，充电时间和放电时间可通过设置不同的电阻实现独立设置，能够对不同占空比的信号进行调理；(4)电平展宽电路充分利用积分电路抗干扰能力强的特点，既实现了电平宽度变化的功能，又滤除了高频噪声；同时为解决积分电路输出信号过渡时间长，触发脉冲宽度受限等问题，使用比较器对RC充放电回路输出进行整形处理；(5)整个电路使用电阻、电容、逻辑门电路和比较器等分立器件搭建，这些分立器件的技术实现难度较低，可实现自主可控替代，克服了使用设计难度大或集成度高的器件难以自主可控替代的问题。
附图说明
图1为本发明的电路结构示意图。
具体实施方式
下面结合具体实施方式和说明书附图对本发明的技术方案进行详细介绍。
如图1所示，本发明包括微分电路、第一电平比较电路、电平展宽电路和输出缓冲电路；微分电路的输入端接处理器、控制器或FPGA程序控制输出的触发信号，其输出端连接第一电平比较电路；第一电平比较电路的输出端连接电平展宽电路，电平展宽电路的输出端连接输出缓冲电路，输出缓冲电路输出控制信号。
微分电路包括RC微分电路和电平箝位电路，其中，RC微分电路包括电容C1、电阻R1和电阻R2；电容C1一端连接输入信号Vi，其另一端分别连接电阻R1一端以及电平箝位电路，电阻R1另一端分别连接电阻R2以及第一电平比较电路，电阻R2接地。电平箝位电路包括箝位二极管Z1和箝位二极管Z2，电容C1另一端分别连接箝位二极管Z1阳极、箝位二极管Z2阴极，箝位二极管Z1阴极接电源Vcc,箝位二极管Z2阳极接地GND。两个串联电阻R1和R2形成分压，串联电阻分压输出结果接入电平比较电路中比较器U1的反向输入端，通过串联电阻分压可以防止微分输出的脉冲电平冲击比较器。电平箝位电路放置在电容C1的输出端，消除微分输出的超限尖峰脉冲。
第一电平比较电路包括比较器U1、电阻R3、电阻R4和电阻R5；微分电路中的电阻R1另一端接入比较器U1正向输入端2，比较器U1的正向输入端2还通过电阻R3连接比较器U1的输出端1，比较器U1的输出端1连接电平展宽电路；比较器U1的反向输入端3分别连接电阻R4、电阻R5，电阻R4接入电源Vcc,电阻R5接入地GND。本发明中，第一电平比较电路使用比较器U1完成电平比较。比较参考电平使用电阻R4、电阻R5对电源进行分压获取，当微分电路输出电压高于比较参考电平时，比较器U1输出低电平，否则输出高电平。微分电路输出信号经过第一电平比较电路的处理，可有效降低其信号下降沿有效电平低的缺点；同时利用比较器正反馈电阻设置滞回电压，可适应较宽的输入噪声，提高电路的抗干扰能力。
电平展宽电路包括RC充放电电路和第二电平比较电路，其中，RC充放电电路包括电阻R6、电阻R7、电阻R8、电阻R9、电容C2、二极管Z3、二极管Z4。第二电平比较电路包括电阻R10、电阻R11、电阻R12、比较器U2。第一电平比较电路中比较器U1的输出端1分别连接电阻R6、电阻R7。电阻R6一端与电阻R7一端连接，电阻R6另一端接入二极管Z3阳极，电阻R7另一端接入二极管Z4阴极；二极管Z3阴极同时接入二极管Z4阳极、电容C2一端、电阻R8一端，电容C2另一端接地，电阻R8另一端分别连接电阻R9、电阻R10和比较器U2正向输入端2。电阻R9接入GND，电阻R10接入比较器U2的输出端1。比较器U2反向输入端3接入电阻R11和电阻R12。本发明中，RC充放电电路使用不同导通方向的二极管将充电回路电阻和放电回路电阻隔离开来，通过调整RC充放电电路中电阻R6、电阻R7的阻值来设置充电时间和放电时间，能够对不同占空比的信号进行调理。充放电回路的输出接入第二电平比较电路，第二电平比较电路选择比较器U2实现，比较参考电平使用电阻对电源进行分压获取。通过调整充放电电路的时间常数和比较参考电平，可以完成对输入电平脉宽的调整，实现电平展宽的功能。RC充放电回路本质上积分电路，电平展宽电路充分利用积分电路抗干扰能力强的特点，既实现了电平宽度变化的功能，又滤除了高频噪声；同时为解决积分电路输出信号过渡时间长，触发脉冲宽度受限等问题，使用比较器对RC充放电回路输出进行整形处理。
输出缓冲电路包括非门U3，电阻R10连接非门U3的输入端1，非门U3的输出端2产生输出信号Vo。输出缓冲电路使用逻辑门实现，根据被驱动源的电平不同和正反逻辑不同，逻辑门可选择与门或非门，逻辑门类型可选择CMOS工作电平或TTL工作电平，供电电平可选择3.3V或5V。
本发明的工作原理如下：处理器、控制器或FPGA程序输出周期性的脉冲信号Vi，Vi在规定的时间内反转证明处理器、控制器或FPGA程序运行在正常状态，因此需要利用Vi的跳变状态来分析程序是否正常运行。Vi送入运行监视控制电路,首先通过由电阻R1、电阻R2和电容C1组成的微分电路取微分，获取Vi的跳变沿。因为微分后的信号容易出现过冲，超出比较器U1输入端的允许工作范围，所以微分电路中增加了两方面的防护措施，一是设计箝位二极管Z1和Z2对信号进行箝位，二是使用电阻R1和R2进行分压。
微分后信号输出是模拟信号，无法直接判断其电平状态，因此将微分电路输出信号送入电平比较电路，通过比较器U1对信号进行整形，转换为CMOS电平信号。比较器U1的比较参考电平使用电阻R4和R5对电源电压Vcc进行分压获得。调整比较电平的大小，可以改变比较器输出信号的频率。
电平比较电路输出CMOS电平信号，但是部分应用时的信号占空比偏小。因此设计电平展宽电路，使用RC充放电电路调整信号占空比，并通过比较器U2整形，获取CMOS电平。
由于运行监视控制电路常用于驱动操作回路控制电路、各种状态指示电路，所以直接使用比较器输出量很难适应这些应用场合。因此设计了输出缓冲电路，使用逻辑非门U3进行缓冲。根据被驱动源的电平不同和正反逻辑不同，非门U3更换为与门，输出电平类型可选择CMOS工作电平或TTL工作电平，供电电源可选择3.3V或5V。
本发明实例电路中输入信号Vi为直流电平或频率低于设定值时，输出信号Vo固定输出高电平；输入信号Vi频率高于设定值时，Vo固定输出低电平。