具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

参考图2，其示出了本申请一个示例性实施例提供的硅通孔的形成方法的流程图，该方法包括：

步骤201，提供一衬底，衬底的正面形成有半导体器件，衬底和半导体器件上覆盖有第一层间介电层。

参考图3，其示出了刻蚀形成第一沟槽前的剖面示意图。如图3所示，衬底310的正面形成有半导体器件，该半导体器件包括形成于衬底310正面的栅氧320和形成于栅氧320上的栅极330，栅极330两侧的衬底310中形成有重掺杂区(图3中未示出)，衬底310和半导体器件上覆盖有第一层间介电层340，第一层间介电层340包括低介电常数材料(介电常数k小于4的材料，例如硅氧化物)。

可选的，半导体器件的有源区(active area，AA)的周侧的衬底310中形成有环绕的浅槽隔离(shallow trench isolation，STI)结构321，栅极330的两侧形成有侧墙322。

步骤202，从正面进行刻蚀，去除第一目标区域的第一层间介电层，形成第一沟槽。

参考图4，其示出了形成第一沟槽的剖面示意图。示例性的，如图4所示，步骤202包括但不限于：采用光刻工艺在正面覆盖光阻，使第一目标区域暴露，进行刻蚀，去除第一目标区域的第一层间介电层340，使第一目标区域的衬底310暴露，形成第一沟槽401，去除光阻。

步骤203，从正面进行刻蚀，在第一沟槽底部的衬底中形成第一通孔。

参考图5，其示出了形成第一通孔的剖面示意图。示例性的，如图5所示，步骤203包括但不限于：采用光刻工艺在正面覆盖光阻，使第二目标区域暴露，进行刻蚀，刻蚀至第二目标区域的衬底310中的预定深度，形成第一通孔501，去除光阻。

步骤204，在第一通孔中填充金属，形成硅通孔的上部。

可选的，步骤204包括但不限于：在衬底的正面形成第一阻挡层，第一阻挡层覆盖所述第一层间介电层和所述第一通孔的表面；在第一阻挡层表面形成第一金属层；从正面进行刻蚀，去除除第一通孔外的第一金属层；形成第二金属层，第二金属层覆盖第一阻挡层和第一金属层；进行平坦化，去除除第一通孔外的第二金属层。

参考图6，其示出了在衬底的正面形成第一阻挡层，在第一阻挡层表面形成第一金属层的剖面示意图。示例性的，如图6所示，第一阻挡层511包括氮化钛，第一金属层512包括钨，可采用化学气相沉积(chemical vapor deposition，CVD)工艺在衬底310的正面沉积氮化钛形成第一阻挡层511，第一阻挡层511覆盖第一层间介电层340、第一沟槽401和第一通孔501的表面，可采用CVD工艺在第一阻挡层511的表面沉积钨形成第一金属层512。其中，若第一金属层512包括铜(Cu)，可采用电镀工艺在第一阻挡层511上镀铜形成第一金属层512；若第一金属层512包括铝(Al)，可采用物理气相沉积(physical vapor deposition，PVD)工艺在第一阻挡层511上沉积铝形成第一金属层512。

参考图7，其示出了对第一金属层进行刻蚀的剖面的示意图。示例性的，如图7所示，可通过普遍性的干法刻蚀去除除第一通孔外的其它区域的第一金属层512。

参考图8，其示出了形成第二金属层的剖面示意图。示例性的，如图8所示，可采用CVD工艺沉积钨形成第二金属层513。若第二金属层513包括铜，可采用电镀工艺镀铜形成第二金属层513；若第二金属层513包括铝，可采用PVD工艺沉积铝形成第二金属层513。

参考图9，其示出了对第二金属层进行平坦化的剖面示意图。示例性的，如图9所示，可通过化学机械研磨(chemical mechanical planarization，CMP)工艺对第二金属层513进行平坦化，去除除第一通孔501外的第二金属层513。

步骤205，从衬底的背面对衬底进行减薄。

参考图15，其示出了对衬底进行减薄前的剖面示意图；参考图16，其示出了对衬底进行减薄后的剖面示意图。示例性的，如图5所示，在对衬底310进行减薄前，衬底310的厚度为h1，可采用研磨工艺从衬底310的背面对其进行减薄，如图6所示，对衬底310进行减薄后，其厚度为h2。

步骤206，从衬底的背面进行刻蚀，形成第二通孔，第二通孔位于第一通孔下方，第二通孔底部的硅通孔的上部暴露。

参考图17，其示出了刻蚀形成第二通孔的剖面示意图。示例性的，如图17所示，步骤206包括但不限于：采用光刻工艺在背面覆盖光阻，使第三目标区域暴露，进行刻蚀，直至第三目标区域中硅通孔的上部暴露，形成第二通孔502，去除光阻。

步骤207，在第二通孔中填充金属，形成硅通孔的下部，硅通孔的上部和硅通孔的下部构成硅通孔。

可选的，步骤207包括但不限于：在衬底的背面形成第二阻挡层，所述第二阻挡层覆盖衬底的背面和第二通孔的表面；在第二阻挡层表面形成第三金属层；进行平坦化，去除除第二通孔外的第三金属层。

参考图18，其示出了形成第二阻挡层的剖面示意图。示例性的，如图18所示，第二阻挡层514包括氮化钛，可采用CVD工艺在衬底310的背面沉积氮化钛形成第二阻挡层514，第二阻挡层514覆盖衬底310的背面和第二通孔502的表面。

参考图19，其示出了形成硅通孔的下部的剖面示意图。示例性的，如图19所示，第三金属层515包括钨，可采用CVD工艺在第二阻挡层514的表面沉积钨形成第三金属层515(若第三金属层515包括铜，可采用电镀工艺在第二阻挡层514的表面镀铜形成第三金属层515；若第三金属层515包括铝，可采用PVD工艺在第二阻挡层514的表面沉积铝形成第三金属层515)；可采用CMP工艺去除除第二通孔外其它区域的第二阻挡层514和第三金属层515。

综上所述，本申请实施例中，通过在衬底的正面形成第一通孔，填充金属后形成硅通孔的上部，在衬底的背面形成第二通孔，填充金属后形成硅通孔的下部，由上部和下部构成贯穿衬底的硅通孔，解决了由衬底的正面形成贯穿其的通孔以填充金属形成硅通孔所导致的在背面形成突出缺陷的问题，提高了产品的良率。

在形成硅通孔的上部之后，可在衬底310正面的上方形成金属互连结构，该金属互连结构用于将第一重掺杂区、第二重掺杂区、栅极和硅通孔引出。以下提供了一种可选的金属互连结构的形成方法作为示例。

参考图20，其示出了本申请一个示例性实施例提供的金属互连结构的形成方法的流程图，该方法可以是图2实施例中步骤204之后，步骤205之前执行的方法，该方法包括：

步骤2001，在第一层间介电层中，第一重掺杂区、栅极和第二重掺杂区上形成第一接触孔(contact，CT)。

参考图10，其示出了形成第一接触孔的剖面示意图。示例性的，如图10所示，步骤2001包括但不限于：采用光刻工艺在正面覆盖光阻，使第四目标区域(第一接触孔341、342、343对应的区域)暴露，进行刻蚀，形成第三通孔(第一接触孔341、342、343对应的通孔)，去除光阻，形成第四金属层，去除除第四目标区域以外其它区域的第四金属层，剩余的第四金属层形成第一接触孔341、342、343。其中，第一接触孔341的底端和第一重掺杂区连接，第一接触孔343的底端和栅极330连接，第一接触孔343的底端和第二重掺杂区连接。

若第四金属层包括钨，可采用CVD工艺在第一层间介电层340和硅通孔的上部的表面沉积钨形成第四金属层；若第四金属层包括铜，可采用电镀工艺在第一层间介电层340和硅通孔的上部的表面镀铜形成第四金属层；若第四金属层包括铝，可采用PVD工艺在第一层间介电层340和硅通孔的上部的表面沉积铝形成第四金属层。

步骤2002，在硅穿孔的上部和第一接触孔上形成第一金属连线。

可选的步骤2002包括但不限于：形成第五金属层；对除第五目标区域(第一金属连线对应的区域)以外的其它区域的第五金属层进行去除，剩余的第五金属层形成第一金属连线。

参考图11，其示出了形成第五金属层的剖面示意图。示例性的，如图11所示，若第五金属层351包括钨，可采用CVD工艺在第一层间介电层340、第一接触孔341、342、343和硅通孔的上部的表面沉积钨形成第五金属层351；若第五金属层351包括铜，可采用电镀工艺在第一层间介电层340、第一接触孔341、342、343和硅通孔的上部的表面镀铜形成第五金属层351；若第五金属层351包括铝，可采用PVD工艺在第一层间介电层340、第一接触孔341、342、343和硅通孔的上部的表面沉积铝形成第五金属层351。

参考图12，其示出了形成第一金属连线的剖面示意图。示例性的，如图12所示，可采用光刻工艺在第五金属层351上覆盖光阻，使除第五目标区域以外其它区域暴露，进行刻蚀，去除除第五目标区域以外其它区域的第五金属层351，剩余的第五金属层形成第一金属连线3511和3512。其中，第一金属连线3511的底端和第一接触孔的顶端连接，第一金属连线3512形成于第一沟槽中，其底端和硅通孔的上部连接。

步骤2003，在第一层间介电层上形成第二层间介电层，第二层间介电层覆盖第一金属连线。

可选的，步骤2003包括但不限于：在第一层间介电层上形成第二层间介电层，该第二层间介电层覆盖第一金属连线；对第二层间介电层进行平坦化。

参考图13，其示出了形成第二层间介电层的剖面示意图；参考图14，其示出了对第二层间介电层进行平坦化的剖面示意图。示例性的，如图13所示，可通过CVD工艺沉积低介电常数材料(例如硅氧化物)形成第二层间介电层350，由于衬底310的上表面不平整，因此沉积得到的第二层间介电层350在第一沟槽401的上方形成凹陷302；示例性的，如图14所示，可采用CMP工艺对第二层间介电层350进行平坦化，使其平整。

步骤2004，在第二层间介电层中，第一金属连线上形成第二接触孔。

可选的，步骤2004包括但不限于：采用光刻工艺在第二层间介电层上覆盖光阻，使第六目标区域(第二接触孔对应的区域)暴露，进行刻蚀，形成第四通孔(第二接触孔对应的通孔)，去除光阻，形成第六金属层，进行平坦化(例如，可采用CMP工艺进行平坦化)，去除除第七目标区域以外其它区域的第六金属层，剩余的第六金属层形成第二接触孔。

步骤2005，在第二接触孔上形成第二金属连线。

可选的，步骤2005包括但不限于：在第二层间介电层上形成第七金属层；对除第七目标区域(第二金属连线对应的区域)以外的其它区域的第七金属层进行去除，剩余的第七金属层形成第二金属连线。形成第二金属连线的方法可参考步骤2002中形成第一金属连线的方法，在此不做赘述。

步骤2006，在第二层间介电层上形成第三层间介电层，第三层间介电层覆盖第二金属连线。

可选的，步骤2006包括但不限于：在第二层间介电层上形成第三层间介电层，该第三层间介电层覆盖第二金属连线；对第三层间介电层进行平坦化。形成第三层间介电层的方法可参考步骤2003中形成第一金属连线的方法，在此不做赘述。

步骤2007，在第三层间介电层中，第二金属连线上形成第三接触孔。

可选的，步骤2007包括但不限于：采用光刻工艺在第三层间介电层上覆盖光阻，使第八目标区域(第三接触孔对应的区域)暴露，进行刻蚀，形成第五通孔(第三接触孔对应的通孔)，去除光阻，形成第七金属层，进行平坦化(例如，可采用CMP工艺进行平坦化)，去除除第八目标区域以外其它区域的第七金属层，剩余的第七金属层形成第三接触孔。

步骤2008，在第三接触孔上形成第三金属连线。

可选的，步骤2008包括但不限于：在第三层间介电层上形成第八金属层；对除第九目标区域(第三金属连线对应的区域)以外的其它区域的第八金属层进行去除，剩余的第八金属层形成第三金属连线。形成第三金属连线的方法可参考步骤2002中形成第一金属连线的方法，在此不做赘述。

需要说明的是，步骤2004至步骤2008中形成第六金属层、第七金属层和第八金属层的方法可参考上述形成第一金属层至第五金属层的方法，在此不做赘述。

步骤2009，在第三层间介电层上和第三金属连线的周侧形成介质层。

可选的，步骤2009包括但不限于：在第三层间介电层和第三金属连线上形成介质层，打开第三金属连线顶端的预定区域。

参考图15，其示出了在衬底正面形成金属互连结构的剖面示意图。示例性的，如图15所示，第二层间介电层350中形成有第二接触孔3521和3522，第二接触孔3521的底端和第一金属连线3511的顶端连接，第二接触孔3522的底端和第一金属连线3512的顶端连接；第二层间介电层350上形成有第三层间介电层360，第三层间介电层360中形成有第二金属连线3611、3612，以及第三接触孔3621、3622，第三接触孔3621的底端和第二金属连线3611的顶端连接，第三接触孔3622的底端和第二金属连线3612的顶端连接；第三接触孔3621上形成有第三金属连线3711，第三接触孔3622上形成有第三金属连线3712，第三层间介电层360和第三金属连线3711、3712的周侧形成介质层372，介质372在第三金属连线3711和3712的周侧形成筒状结构。

示例性的，如图15所示，步骤2009包括但不限于：在第三层间介电层360和第三金属连线3711、3712上沉积形成介质层，采用光刻工艺在介质层上覆盖光阻，使第三金属连线3711、3712上方预定区域的介质层暴露，进行刻蚀，使第三金属连线3711、3712顶端的预定区域暴露。

参考图19，其示出了本申请一个示例性实施例提供的包括硅通孔的器件的剖面示意图，该器件可通过上述任一方法实施例进行制作，该器件包括：

衬底310，其正面形成有半导体器件和硅通孔，该硅通孔包括上部和下部，其上部的顶端的宽度大于其底端的宽度，下部顶端的宽度大于其底端的宽度，上部的顶端位于衬底310的正面，下部的顶端位于衬底310的背面，上部的底端与下部的底端连接。

可选的，硅通孔的上部从外向内依次包括阻挡层(第一阻挡层511)和金属层(第一金属层512和第二金属层513)，下部从外向内依次包括阻挡层(第二阻挡层514)和金属层(第三金属层515)。其中，阻挡层包括氮化钛，金属层包括钨。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。