具体实施方式

在下面的详细描述中，参照附图，附图形成所述详细描述的一部分并且在附图中作为说明示出了可实施本发明的特定实施例。

在这个方面，可参照正在描述的附图的方位使用方向术语，诸如“顶”、“底”、“在...下方”、“前”、“在...后面”、“后”、“首”、“尾”、“在...上方”等。因为实施例的各部分能够位于许多不同方位，所以方向术语被用于说明的目的，而绝不是限制性的。应该理解，在不脱离本发明的范围的情况下，可使用其它实施例并且可实现结构或逻辑改变。因此，不应该在限制性意义上理解下面的详细描述，并且由所附权利要求定义本发明的范围。

现在将详细参照各种实施例，所述各种实施例的一个或多个示例被图示在附图中。作为解释而提供每个示例，并且每个示例不打算作为本发明的限制。例如，作为一个实施例的一部分图示或描述的特征能够被用于其它实施例或结合其它实施例使用以产生另一实施例。旨在本发明包括这种修改和变化。使用特定语言描述示例，这不应该被解释为限制所附权利要求的范围。附图未按照比例绘制，并且仅用于说明性目的。为了清楚，如果未另外指出，则已在不同附图中由相同标号指定相同元件或制造步骤。

如本说明书中所使用的术语“水平”旨在描述基本上平行于半导体衬底或半导体结构的水平表面的方位。这能够是例如半导体晶片或管芯的表面。例如，以下提及的第一横向方向X和第二横向方向Y两者都能够是水平方向，其中第一横向方向X和第二横向方向Y可彼此垂直。

如本说明书中所使用的术语“垂直”旨在描述基本上布置为垂直于水平表面(即，平行于半导体晶片的表面的法线方向)的方位。例如，以下提及的延伸方向Z可以是垂直于第一横向方向X和第二横向方向Y两者的延伸方向。

在本说明书中，n掺杂被称为“第一导电型”，而p掺杂被称为“第二导电型”。替代地，能够采用相反的掺杂关系，从而第一导电型能够是p掺杂并且第二导电型能够是n掺杂。

另外，在本说明书内，术语“掺杂物浓度”可表示平均掺杂物浓度，或个别地表示特定半导体区域或半导体区的平均掺杂物浓度或片状电荷载流子浓度。因此，例如，表达特定半导体区域表现出与另一半导体区域的掺杂物浓度相比更高或更低的某个掺杂物浓度的陈述可指示：半导体区域的相应平均掺杂物浓度彼此不同。

在本说明书的上下文中，术语“处于欧姆接触”、“处于电接触”、“处于欧姆连接”和“以电气方式连接”旨在描述：在半导体装置的两个区域、区段、区、部分之间或者在一个或多个装置的不同端子之间或者在半导体装置的端子或金属化或电极和一部分之间存在低欧姆电连接或低欧姆电流路径。另外，在本说明书的上下文中，术语“处于接触”旨在描述“在相应半导体装置的两个元件之间存在直接物理连接；例如，彼此接触的两个元件之间的过渡区可不包括另一中间元件等。

另外，在本说明书的上下文中，如果未另外指出，则在术语“电绝缘”的通常有效理解的情况下使用术语“电绝缘”，并且因此，术语“电绝缘”旨在描述：两个或更多个部件被定位为彼此分开并且不存在连接那些部件的欧姆连接。然而，彼此电绝缘的部件可仍然彼此耦合，例如以机械方式耦合和/或以电容方式耦合和/或以电感方式耦合。作为示例，电容器的两个电极可彼此电绝缘，并且同时，例如借助于绝缘材料(例如，电介质)以机械方式并且以电容方式彼此耦合。

在本说明书中描述的特定实施例涉及而不限于一种可用在功率转换器或电源内的表现出条纹基元或针形基元配置的功率半导体装置，诸如功率半导体晶体管。因此，在实施例中，所述半导体装置被配置为传送负载电流，所述负载电流将要被提供给负载和/或个别地由电源提供。例如，所述半导体装置可包括一个或多个有源功率单位基元，诸如单片集成二极管基元和/或单片集成晶体管基元和/或单片集成IGBT基元和/或单片集成RC-IGBT基元和/或单片集成MOS栅控二极管(MGD)基元和/或单片集成MOSFET基元和/或其衍生物。这种二极管基元和/或这种晶体管基元可被集成在功率半导体模块中。多个这种基元可构成基元场，所述基元场被布置为具有功率半导体装置的有源区域。

如本说明书中所使用的术语“功率半导体装置”旨在描述具有高压阻断和/或高电流传送能力的单个芯片上的半导体装置。换句话说，这种功率半导体装置旨在用于高电流(通常处于安培范围中，例如高达几十或几百安培，或甚至高达几kA)和/或高电压(通常高于15 V，更加通常地为100 V及以上，例如高达至少400 V，高达至少一kV或几kV)。例如，以下描述的处理的半导体装置可以是表现出条纹基元配置或针形基元配置的半导体装置，并且能够被配置为在低压、中压和/或高压应用中用作功率部件。

例如，如本说明书中所使用的术语“功率半导体装置”不涉及用于例如存储数据、计算数据和/或其它类型的基于半导体的数据处理的逻辑半导体装置。

图1示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置1的垂直剖面的一部分。图示的剖面平行于由第一横向方向X和延伸方向Z定义的平面。功率半导体装置1的每个图示的部件可延伸到第二横向方向Y中。

功率半导体装置1包括半导体主体10，半导体主体10耦合到功率半导体装置1的第一负载端子11和第二负载端子12。例如，功率半导体装置表现出IGBT结构，例如RC-IGBT结构。因此，第一负载端子11可以是源极端子，并且可包括第一金属化，例如正面金属化。另外，第二负载端子12可以是集电极端子，并且可包括第二金属化，例如背面金属化。

半导体主体10可包括漂移区域100，漂移区域100被配置为在所述端子11和12之间传导负载电流。漂移区域100能够包括第一导电型的掺杂物。例如，漂移区域100是n^-掺杂区域。

另外，可包括源极区域101，源极区域101被布置为与第一负载端子11电接触并且包括第一导电型的掺杂物。例如，源极区域101是n⁺掺杂区域。

还可包括沟道区域102，沟道区域102包括第二导电型的掺杂物并且隔离源极区域101与漂移区域100。例如，沟道区域102是p掺杂区域。沟道区域102也可被布置为与第一负载端子11电接触。为此，沟道区域102可包括可表现出局部增加的掺杂物浓度的一个或多个子区域(未图示)，例如一个或多个p⁺掺杂子区域，以便提供与第一负载端子11的低欧姆接触。

在第二负载端子12附近，可布置半导体接触区域108，例如集电极区域，例如p⁺掺杂区域。例如，区域108在一侧被布置为与第二负载端子12电接触，并且在面对第一负载端子11的另一侧以电气方式耦合到漂移区域100。另外，可在半导体主体10中例如在半导体接触区域108和漂移区域100之间提供场停止区域(未图示)，例如n⁺掺杂场停止区域。另外，半导体接触区域108可包括例如一个或多个n⁺掺杂区域(也被称为“n短路”)，以便提供RC-IGBT功能。

功率半导体装置1还可包括至少一个功率单位基元1-1。应该理解，功率半导体装置1可包括多个这种功率单位基元1-1，例如超过10个，超过100个，或甚至超过1000个这种功率单位基元，其中每个这种功率单位基元1-1可被布置在功率半导体装置1的有源区域中，并且其中每个功率单位基元1-1能够被配置为至少传导负载电流的相应部分。功率半导体装置1的有源区域可至少部分地被边缘区域(参见图6A-E中的标号1-2)包围，其中可例如借助于晶片切片来形成所述边缘区域。例如，边缘区域未被配置为传导负载电流。另外，功率单位基元1-1可全部表现出相同配置，或者在另一实施例中，可在配置方面不同，如以下更详细所解释的。

图1至3和图6A-D均示意性地并且示例性地图示功率半导体装置1的一个或多个选择的功率单位基元1-1的相应结构。此时已经应该强调，例如，在所述至少一个第一沟槽类型14、所述至少一个第二沟槽类型15和所述至少一个第三沟槽类型16之间以及在以下提及的第一台面区17和第二台面区18之间的邻近关系方面，功率半导体装置1的示例性实施例的功率单位基元1-1不必一定均表现出相同配置。在一些实施例中，可采用相同配置的功率单位基元1-1，并且在其它实施例中，不同沟槽14、15和16的所述邻近关系可在相邻功率单位基元1-1之间变化。

例如，功率单位基元1-1包括至少一个第一类型沟槽14、至少一个第二类型沟槽15和至少一个第三类型沟槽16。沟槽14、15和16能够被布置为横向彼此相邻，其中所述沟槽14、15和16中的每个沟槽沿着延伸方向Z延伸到半导体主体10中并且包括绝缘体142、152、162，绝缘体142、152、162使相应沟槽电极141、151、161与半导体主体10绝缘。例如，沟槽14、15和16全都从第一负载端子11朝着第二负载端子12延伸。所有沟槽14、15和16可延伸到漂移区域100中。例如，漂移区域100表现出沿着延伸方向Z的总延伸部，并且沟槽14、15和16中的每个沟槽延伸到漂移区域100中至少1 μm。相邻沟槽可通过第一台面区17和第二台面区18之一而彼此分开。

另外，所有沟槽14、15和16可表现出条纹配置，意味着：它们沿着第二横向方向Y的总延伸部是它们沿着第一横向方向X的相应总延伸部(即，它们各自的宽度)至少多倍。例如，根据微图案沟槽(MPT)结构布置功率半导体装置1的沟槽14、15和16。

如图1中所图示，所述至少一个功率单位基元1-1能够包括半导体主体10的第一台面区17，其中第一台面区17能够至少由所述至少一个第一类型沟槽14横向限制。在另一侧，第一台面区17可由另一第一类型沟槽14(例如，以便实现所谓的双栅结构)、第二类型沟槽15和第三沟槽类型16中的至少一个横向限制。第一台面区17可至少包括源极区域101、沟道区域102和漂移区域100中的每个区域的相应部分。例如，由此，第一台面区17被配置为传导负载电流的至少一部分。例如，功率单位基元1-1被配置为允许第一台面区17中的负载电流穿过形成在第一负载端子11和第一台面区17之间的第一过渡区171。为此，可以可选地提供图2中示意性地并且示例性地图示的接触塞111或个别地是接触沟槽111。另外，源极区域101的被包括在第一台面区17中的部分可被布置为与第一类型沟槽类型14的绝缘体142接触。另外，与图1中的示意性并且示例性图示相比，源极区域101的所述部分还可被布置为与横向限制第一台面区17的另一沟槽接触，所述另一沟槽是根据图1和2的实施例的第二类型沟槽15。这个可选方面也被示意性地并且示例性地图示在图2中。

如图1中所图示，所述至少一个功率单位基元1-1还能够包括半导体主体10的第二台面区18，第二台面区18至少由所述至少一个第三类型沟槽16横向限制。例如，在功率单位基元1-1的垂直剖面中，功率单位基元1-1被配置为防止负载电流穿过第二台面区18和第一负载端子11之间的第二过渡区181。例如，在图示的垂直剖面中，第二台面区18未被布置为与第一负载端子11电接触。例如，第二台面区18不包括源极区域101的一部分，和/或在一侧的可作为第二台面区18的一部分的沟道区域102的部分和在另一侧的第一负载端子11之间的连接是高欧姆连接。然而，应该理解，沿着第二横向方向Y前进，可在第二台面区18和第一负载端子11之间的第二过渡区181中建立电连接。

例如，在实施例中，由半导体主体10传导的负载电流的至少80%穿过形成在第一台面区17和第一负载端子11之间的所述第一过渡区171。这个百分比份额能够甚至更大，例如90%，或甚至至少95%，或甚至100%。例如，根据实施例，负载电流的剩余百分比份额可穿过形成在第二台面区18和第一负载端子11之间的所述第二过渡区181。

根据实施例，第三类型沟槽16被布置在两个第二台面区18之间。在图1和图2中图示的剖面中，功率单位基元1-1被配置为防止负载电流穿过两个第二台面区18和第一负载端子11之间的第二过渡区181。例如，第三类型沟槽16既未被布置为与第一台面区17相邻，也未被布置为与第一台面区17接触。

所述至少一个第一类型沟槽14的沟槽电极141能够以电气方式耦合到功率半导体装置的控制端子13，并且被配置为控制沟道区域102的被包括在第一台面区17中的部分中的负载电流。控制端子13可以是栅极端子13。例如，借助于所述至少一个第一类型沟槽14的沟槽电极141，功率半导体装置1能够被设置为导通状态和阻断状态，其中在导通状态期间可在半导体主体10中传导正向负载电流，而在阻断状态期间禁止正向负载电流的流动并且施加在第二负载端子12和第一负载端子11之间的正向电压被阻断。

例如，所述至少一个第一类型沟槽14的沟槽电极141被配置为在沟道区域102内引起反型沟道。例如，能够提供控制信号产生器(参见例如图4中的标号3)，例如栅极驱动器单元，所述控制信号产生器被配置为将控制信号提供给控制端子13。例如，所述控制信号被提供作为控制端子13和第一负载端子11之间的控制电压，并且控制端子13的电势可被提供给所述至少一个第一类型沟槽14的沟槽电极141。在实施例中，可借助于控制第一台面区17的所述至少一个第一类型沟槽14的沟槽电极141根据控制IGBT和/或RC-IGBT的通常方式控制功率半导体装置1。

在实施例中，所述至少一个第二类型沟槽15的沟槽电极151以电气方式连接到第一负载端子11。在另一实施例中，所述至少一个第二类型沟槽15的沟槽电极151未必以电气方式连接到第一负载端子11，而是可表现出另一电势，例如与所述至少一个第一类型沟槽14的沟槽电极141相同的电势或与所述至少一个第三类型沟槽16的沟槽电极161相同的电势。

在实施例中，第三类型沟槽16的沟槽电极161被配置为表现出除第一类型沟槽14和第二类型沟槽15的沟槽电极141、151中的每个沟槽电极之外的另一电势。例如，第三类型沟槽16的沟槽电极161被配置为至少在功率半导体装置1的开关操作期间表现出所述另一电势以便影响功率单位基元1-1的开关操作。

例如，第三类型沟槽16的沟槽电极161表现出除第一类型沟槽14和第二类型沟槽15的沟槽电极141、151中的每个沟槽电极之外的另一电势。第三类型沟槽16的沟槽电极161可表现出除第一负载端子11和控制端子13中的每个端子之外的另一电势。因此，功率单位基元1-1中的操作(例如开关操作，例如接通过程)可由至少三个不同电势控制或个别地至少影响，所述至少三个不同电势即：控制端子13的电势，可例如由栅极驱动器提供；第一负载端子11的电势，可例如由在功率半导体装置1外部的点(例如，质量块或地连接)定义；和第三电势，即第三类型沟槽16的沟槽电极161的电势。根据一个或多个实施例，这可允许功率半导体装置的改进的开关特性。

例如，第三类型沟槽16的沟槽电极161的电势是自调整电势，并且例如不是由控制信号产生器等提供的受控电势。因此，在实施例中，所述至少一个第三类型沟槽16的沟槽电极161的电势不是由栅极驱动器等提供的第二栅极信号。

如以上所解释，功率半导体装置1能够是可开关功率半导体装置，并且第一类型沟槽14的沟槽电极141能够被配置为通过例如从控制信号产生器(参见例如图4中的标号3)接收具有定义的控制电压的控制信号来控制开关操作。在实施例中，第三类型沟槽16的沟槽电极161被配置为在开关操作的至少10%的持续时间中(例如，在接通操作期间)表现出与第一类型沟槽14的沟槽电极141的电势相差至少1 V的电势。在实施例中，所述电势差存在于接通操作期间，例如至少存在于接通负载电流表现出峰值的时刻，即存在于接通负载电流的dI/dt从正值变为负值的时刻。例如，第三类型沟槽16的沟槽电极161被配置为与第一负载端子11和控制端子13之一相比在功率半导体装置1接通期间改变它的相对电势。

例如，第三类型沟槽16的沟槽电极161能够被配置为在功率半导体装置1的开关操作期间(例如，在接通操作期间)减小电压时间比，其中所述电压变化(dV/dt)发生在负载端子11和12之间。例如，由于上述至少1 V的所述电势差，可实现所述dV/dt的减小。

将会参照图2更详细地阐明关于借助于第三类型沟槽16的沟槽电极161实现的dV/dt减小的可选方面。

如图2中所图示，功率单位基元1-1还可包括另一第一类型沟槽14。例如，被配置为传导负载电流的台面区17在一侧由一个第一类型沟槽14并且在另一侧由一个第二类型沟槽15横向限制。第一类型沟槽14的沟槽电极141可被配置为例如通过在沟道区域102的被包括在第一台面区17中的部分中引起反型沟道来控制第一台面区17中的负载电流。如以上所解释，负载电流可穿过形成在第一台面区17和第一负载端子11之间的第一过渡区171。根据实施例，也横向限制第一台面区17的第二类型沟槽15的沟槽电极151可按照电气方式连接到第一负载端子11。与这个第二类型沟槽15相邻，可布置第三类型沟槽16。例如，第二类型沟槽15和第三类型沟槽16横向限制第二台面区18。例如，在图示的剖面中，由半导体主体10传导的负载电流未穿过第二过渡区181。根据实施例，功率单位基元1-1还可包括另一第一类型沟槽14，所述另一第一类型沟槽14被布置为横向与第三类型沟槽16相邻，如图2中所图示。例如，第三类型沟槽16和所述另外的第一类型沟槽14横向限制另一第二台面区18。此外在这个另一第二台面区18中，根据实施例，负载电流未穿过形成在第一负载端子11和所述另一第二台面区18之间的第二过渡区181。另外，所述另外的第一类型沟槽14的沟槽电极141可按照电气方式连接到与功率单位基元1-1的左侧开头中示出的第一类型沟槽14的沟槽电极141相同的电势，例如连接到所述控制端子13。在下面，对负载电流未穿过第二过渡区181所在的第二台面区18进行横向限制的这个另外的第一类型沟槽14也被称为“伪沟槽14”。因为第一类型沟槽14和伪沟槽14中的每一个能够被以相同的方式配置(例如，两种沟槽电极141都以电气方式耦合到控制端子13)，所以在本文中采用相同的标号“14”。

在实施例中，在开关操作期间，例如在接通功率半导体装置1期间，第三类型沟槽16的沟槽电极161能够被配置以使得：例如如果接通电流的振幅增加(例如，如果dI/dt>0)，则沟槽电极161的电势保护伪沟槽14的沟槽电极141免受位移电流影响。例如，沟槽电极161被配置为在接通操作期间吸引由伪沟槽14的区域中的第二导电型的电荷载流子形成的电流。由此，可实现在功率半导体装置1的开关操作期间的所述dV/dt的减小，其中所述减小可能和与这样的功率单位基元的配置的比较有关：未提供至少一个第三类型沟槽作为沟槽电极，所述沟槽电极表现出与第一负载端子的电势不同并且与控制端子的电势不同的电势。

根据实施例，第三类型沟槽16被布置在所述伪沟槽14附近，例如与所述伪沟槽14相邻。如以上所解释，根据实施例，伪沟槽14可被与第一类型沟槽14相同地配置，差别在于相邻的台面区：第一类型沟槽14的沟槽电极141可控制相邻的第一台面区17中的负载电流，而伪沟槽能够被布置为与第二台面区18相邻，在所述第二台面区18中负载电流未穿过第二过渡区181到第一负载端子11。

现在关于图3，将解释功率单位基元1-1的另一示例性配置。例如，第一类型沟槽14与两个第一台面区17相邻，所述两个第一台面区17由一对第二类型沟槽15横向限制。与所述一对第二类型沟槽15相邻，可布置两个伪沟槽14和位于所述两个伪沟槽14之间的第一类型沟槽16。这三个另外的沟槽14和16横向限制三个第二台面区18，所述三个第二台面区18能够被配置为防止负载电流穿过第二过渡区181，如以上所解释。例如，第一台面区17和第二类型沟槽15的沟槽电极151以电气方式连接到第一负载端子11的电势。第一类型沟槽14和伪沟槽14的沟槽电极141能够以电气方式耦合到控制端子13，其中这种电耦合可包括栅极电阻器131。例如，栅极电阻器131表现出几欧姆（例如小于10 Ω，例如大约2 Ω）的电阻。第三类型沟槽16的沟槽电极161可表现出电势166，电势166能够不同于第一负载端子11的电势和控制端子13的电势中的每个电势。

图4示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置1的连接方案。如以上所解释，功率半导体装置1可表现出IGBT配置，例如RC-IGBT配置，其中在图4中描述所述IGBT配置的电路符号。例如，第一负载端子11是源极(或个别地是发射极)端子，所述源极(或个别地是发射极)端子可按照电气方式连接到地。第二负载端子12可以是集电极端子，所述集电极端子可按照电气方式连接到高电势。控制端子13可以是栅极端子，所述栅极端子能够以电气方式连接到控制信号产生器3(例如，栅极驱动器)。控制信号产生器3可被布置在功率半导体装置1外部，或者替代地，它可被集成在功率半导体装置1中。另外，在控制信号产生器3的输出端子31和控制端子13之间可包括栅极电阻器(未图示)。例如，另一端子可被提供作为功率半导体装置1的一部分，所述另一端子表现出第三类型沟槽16的沟槽电极161的电势166。

在实施例中，第三类型沟槽16的沟槽电极161的电势166是浮动电势。为此，所述另一端子未耦合到定义的电势，而是例如完全电绝缘。例如，在这个实施例中，在位于一侧的沟槽电极161与位于另一侧的第一负载端子11和控制端子13中的每个端子之间不存在电气路径。

在另一实施例中，第三类型沟槽16的沟槽电极161可被耦合到功率半导体装置1的表现出定义的电势的端子。功率半导体装置1的所述端子可以是例如第一负载端子11、第二控制端子12、控制端子13或另一端子之一，所述另一端子表现出除第一负载端子11、第二负载端子12和控制端子13中的每个端子之外的另一电势。将关于图5A-C更详细地阐明这个方面，图5A-C均示意性地并且示例性地图示根据一个或多个实施例的功率半导体装置1的沟槽电极的连接方案。

例如，根据图5A-C的每个中图示的实施例，第一类型沟槽14的沟槽电极141(并且如果存在的话，伪沟槽的沟槽电极)可借助于栅极电阻器131以电气方式耦合到控制端子13，栅极电阻器13可表现出在几欧姆的范围中的电阻，例如小于10 Ω的电阻。另外，第二沟槽类型15的沟槽电极151可按照电气方式连接到第一负载端子11。

根据图5A的实施例，至少一个第三类型沟槽16的沟槽电极161借助于连接来耦合到控制端子13，所述连接表现出至少1 Ω，或至少10 Ω，例如高达20 Ω的欧姆电阻。为此，可提供电阻器165。

根据图5B的实施例，所述至少一个第三类型沟槽16的沟槽电极161借助于连接来耦合到第一类型沟槽14的沟槽电极141，所述连接表现出至少1 Ω，或至少10 Ω，例如高达20 Ω的欧姆电阻。为此，可提供电阻器164。

根据图5C的实施例，所述至少一个第三类型沟槽16的沟槽电极161借助于连接来耦合到第一负载端子11，所述连接表现出至少10 Ω，或至少100 Ω，例如高达1000 Ω的欧姆电阻。为此，可提供电阻器163。

替代于提供电阻器163、164、165或除了提供电阻器163、164、165之外，也可通过第三类型沟槽16的沟槽电极161的内部电阻来建立相应连接的至少10 Ω的较高欧姆电阻。存在用于实现这种较高内部电阻的一些方案，例如举几种可能性：在沟槽电极161中提供一个或多个局部减小的横截面；减小沟槽电极161的多掺杂材料中的掺杂物浓度；在位于一侧的沟槽电极161和位于另一侧的另一端子(例如，端子13或端子11)之间提供小的总接触面积，其中这些可能性也可彼此组合。然而，根据实施例，不管选择的方案(内部电阻和/或指定电阻器163、164、165)如何，沟槽电极161和它可连接到的端子之间的有效欧姆电阻应该共计至少10 Ω。

例如，第三类型沟槽16的沟槽电极161与第一负载端子11和控制端子13中的一个端子之间的有效欧姆电阻是例如基本上由所述栅极电阻器131形成的在第一类型沟槽14的沟槽电极141和控制端子13之间的总电阻的至少两倍。这个倍数能够大于10，甚至大于100，或甚至大于1000。

例如，第一类型沟槽14的沟槽电极141借助于栅极电阻器131以电气方式耦合到控制端子13，栅极电阻器131具有小于10 Ω，小于5 Ω，或甚至小于2 Ω的电阻。

另外，仍然参照图5A-C，在第三类型沟槽的沟槽电极161被耦合到第一负载端子11和控制端子13中的一个端子的情况下，不管选择的方案如何(例如，不管在内部和/或借助于提供一个电阻器163、164、165来实现至少1 Ω的所述较高欧姆电阻)，第三类型沟槽16的沟槽电极161与第一负载端子11和控制端子13中的一个端子之间的所述连接能够包括二极管19，其中二极管19的阳极端口191连接到第一负载端子11和控制端子13中的所述一个端子并且二极管19的阴极端口192连接到第三类型沟槽16的沟槽电极161。例如，二极管19是例如具有至少5 V的击穿电压的箝位二极管，例如齐纳二极管。因此，在实施例中，沟槽电极161能够通过电阻器163和并联二极管19来连接到第一负载端子11。例如，二极管19可允许例如在断开期间针对沟槽电极161和沟槽电极151之间的负差动电势将所述电阻短路，和/或在接通期间限制正差动电势，其中所述差动电势可被限制于例如10 V、50 V或甚至30 V。

在下面，将关于图6A-E解释功率半导体装置1的功率单位基元1-1的一些示例性配置。为了方便解释，在这些附图中，沟槽电极141被称为“G”，沟槽电极151被称为“S”，并且沟槽电极161被称为“F”。如图6A-E中所图示，功率半导体装置可包括边缘区域1-2，边缘区域1-2至少部分地包围功率单位基元1-1，功率单位基元1-1可形成功率半导体装置1的有源区域，即在端子11和12之间传导负载电流的那个区域。

如图6A-E中另外所图示，所有功率单位基元1-1的所有沟槽14、15和16可表现出条纹配置；因此，沟槽电极141(G电极)、沟槽电极151(S电极)和沟槽电极161(F电极)也可表现出条纹配置，例如穿越整个有源区域并且延伸到边缘区域1-2中的条纹配置，如图6A-E中所图示。

为了从半导体主体10外部(例如，从半导体主体10上方的表面区域)建立埋入的沟槽电极G、S和F之间的连接，根据实施例，第一接触塞149可被提供用于G电极(沟槽电极141)，第二接触塞159可被提供用于S电极(沟槽电极151)，并且第三接触塞169可被提供用于F电极(沟槽电极161)。

图6A-E示意性地并且示例性地图示不同接触方案。例如，根据图6A，第一负载端子11可通过仅在边缘区域1-2中采用第三接触塞169来连接到F电极(沟槽电极161)，以便实现表现出所述至少10 Ω的欧姆电阻的连接。相比之下，对于S电极(沟槽电极151)，也可在有源区域中采用第二接触塞159，以便实现第一负载端子11和S电极(沟槽电极151)之间的低欧姆连接。另外，根据实施例，与S电极(沟槽电极151)的电导率相比，F电极(沟槽电极161)的电导率可显著更高。

例如，也根据图6B-E的实施例，第一负载端子11可通过仅在边缘区域1-2中采用第三接触塞169来连接到F电极(沟槽电极161)，以便实现表现出所述至少10 Ω的欧姆电阻的连接。相比之下，对于S电极(沟槽电极151)，也可在有源区域中采用第二接触塞159，以便实现第一负载端子11和S电极(沟槽电极151)之间的低欧姆连接。另外，与S电极(沟槽电极151)的电导率相比，F电极(沟槽电极161)的电导率可显著更高。这些图6B-E将稍微强调：根据实施例，就三个沟槽类型14、15和16与第一和第二台面区17和18之间的邻近关系而言，并非每个功率单元1-1基元必须被以完全相同的方式配置。相反地，这些部件14、15、16、17和18沿着第一横向方向X的对准未必一定遵循周期性图案，而是根据实施例，所述图案可沿着第一横向方向X变化。

关于以上公开的所有实施例，功率单位基元1-1的沟槽14、15和16中的每个沟槽可表现出相等的空间尺寸。另外，功率单位基元1-1的所有沟槽14、15和16的沟槽电极141、151、161中的每个沟槽电极表现出相等的空间尺寸。另外，功率单位基元1-1的沟槽14、15和16中的每个沟槽能够被沿着第一横向方向X等距地布置。这些空间特征可应用于可被包括在功率半导体装置1中的所有功率单位基元1-1。另外，第三类型沟槽16的沟槽电极161的电导率能够是例如沟槽电极141和沟槽电极151中的至少一个沟槽电极的电导率的至多二分之一。

沿第一横向方向X的第一台面区17的宽度可处于10 nm到2000 nm的范围中。

沿第一横向方向X的第二台面区18的宽度可处于10 nm到2000 nm的范围中。

第一类型沟槽14、第二类型沟槽15和第三类型沟槽16中的每个沟槽的宽度可处于500 nm到2000 nm的范围中。

在实施例中，沿第一横向方向X的第一台面区17的宽度可例如是沿第一横向方向的第二台面区18的宽度的至少1.5倍/是沿第一横向方向的第二台面区18的宽度的至多2/3。根据实施例，这可允许调整沟槽电极161的自调整电势的变化的幅值和时间标度。

在另一实施例中，与第一类型沟槽14的沟槽电极141的和第二类型沟槽15的沟槽电极151中的至少一个相比，第三类型沟槽16的沟槽电极161沿着延伸方向Z延伸得更远。根据实施例，这可允许调整沟槽电极161的自调整电势的变化的幅值和时间标度。

另外，第三沟槽类型16的绝缘体162的厚度可例如是第一沟槽类型14的绝缘体142的厚度和第二沟槽类型15的绝缘体152的厚度中的至少一个厚度的至少1.5倍/是第一沟槽类型14的绝缘体142的厚度和第二沟槽类型15的绝缘体152的厚度中的至少一个厚度的至多2/3。例如，可通过在沟槽14、15和16中生长氧化物来形成绝缘体142、152和162中的每一个。在另一实施例中，第三沟槽类型的绝缘体162可在材料方面不同于第一沟槽类型14的绝缘体142和第二沟槽类型15的绝缘体152中的至少一个。例如，绝缘体142包括至少一种氧化硅(SiO2)，而绝缘体152和/或绝缘体162包括至少一种氮氧化硅(SiOxNy)。

在另一实施例中，第三类型沟槽16的沟槽电极161可被预充电，并且在已在沟槽电极161中提供预充电之后，沟槽电极161可被完全电绝缘。例如，在US 9,105,679中描述了一种在沟槽电极中提供预充电的方法，US 9,105,679的全部内容包含于此。

根据另一实施例，公开了一种处理功率半导体装置的方法。例如，所述处理方法是根据上述一个或多个实施例生产功率半导体装置1的方法。所述方法可包括：形成半导体主体10，半导体主体10将要被耦合到功率半导体装置1的第一负载端子11和第二负载端子12并且包括漂移区域100，漂移区域100被配置为在所述端子11和12之间传导负载电流，漂移区域100包括第一导电型的掺杂物。所述方法还可包括：形成源极区域101，源极区域101将要被布置为与第一负载端子11电接触并且包括第一导电型的掺杂物；以及形成沟道区域102，沟道区域102包括第二导电型的掺杂物并且隔离源极区域101与漂移区域100。所述方法还可包括：创建至少一个功率单位基元1-1，所述至少一个功率单位基元1-1包括至少一个第一类型沟槽14、至少一个第二类型沟槽15和至少一个第三类型沟槽16，所述沟槽14、15和16被布置为横向彼此相邻，其中所述沟槽14、15和16中的每个沟槽沿着延伸方向Z延伸到半导体主体10中并且包括绝缘体142、152、162，绝缘体142、152、162将相应的沟槽电极141、151、161与半导体主体10绝缘。所述方法还可包括：配置所述至少一个功率单位基元1-1，从而它包括：半导体主体10的第一台面区17，第一台面区17至少由所述至少一个第一类型沟槽14横向限制并且至少包括源极区域101、沟道区域102和漂移区域100中的每个区域的相应部分，其中所述至少一个第一类型沟槽14的沟槽电极141将要以电气方式耦合到功率半导体装置的控制端子13并且被配置为控制沟道区域102的被包括在第一台面区17中的部分中的负载电流。所述方法还可包括：配置所述至少一个功率单位基元1-1，从而它包括：半导体主体10的第二台面区18，第二台面区18至少由所述至少一个第三类型沟槽16横向限制，并且其中，在功率单位基元1-1的垂直剖面中，功率单位基元1-1被配置为防止负载电流穿过第二台面区18和第一负载端子11之间的过渡区181，并且其中所述至少一个第三类型沟槽16的沟槽电极161表现出除所述至少一个第一类型沟槽14的沟槽电极141和第一负载端子11中的每一个之外的另一电势。

所述处理功率半导体装置的方法可根据以上公开的功率半导体装置1的实施例而变化。在这个范围，所述方法参照前面的描述。例如，所述方法可包括：对沟槽电极161进行预充电，并且将第三类型沟槽16的沟槽电极161完全电绝缘。另外，所述方法可被执行以便与沟槽电极141和151的电导率相比减小第三类型沟槽16的沟槽电极161中的电导率。所述方法还可被执行以便实现绝缘体142、152和162的所述厚度差。

在以上描述中，解释了关于半导体装置处理方法的实施例。例如，这些半导体装置基于硅(Si)。因此，单晶半导体区域或层(例如，示例性实施例的半导体主体10、漂移区域100、集电极区域108、源极区域101、沟道区域102)能够是单晶Si区域或Si层。在其它实施例中，可采用多晶或非晶硅。

然而，应该理解，半导体主体10和部件(例如，区域100、108、101和102)能够由适合制造半导体装置的任何半导体材料制成。这种材料的示例包括而不限于：举几个例子，基本半导体材料，诸如硅(Si)或锗(Ge)；IV族化合物半导体材料，诸如碳化硅(SiC)或硅锗(SiGe)；二元、三元或四元III-V半导体材料，诸如氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、磷化铟镓(InGaPa)、氮化铝镓(AlGaN)、氮化铝铟(AlInN)、氮化铟镓(InGaN)、氮化铝镓铟(AlGaInN)或磷化铟镓砷(InGaAsP)；和二元或三元II-VI半导体材料，诸如碲化镉(CdTe)和碲镉汞(HgCdTe)。前述半导体材料也被称为“同质结半导体材料”。当组合两种不同半导体材料时，形成异质结半导体材料。异质结半导体材料的示例包括而不限于氮化铝镓(AlGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化铝镓铟(AlGaInN)、氮化铟镓(InGaN)-氮化镓(GaN)、氮化铝镓(AlGaN)-氮化镓(GaN)、氮化铟镓(InGaN)-氮化铝镓(AlGaN)、硅-碳化硅(SixC1-x)和硅-SiGe异质结半导体材料。对于功率半导体装置应用，当前主要使用Si、SiC、GaAs和GaN材料。

为了方便描述，使用空间相对术语(诸如，“在…下面”、“在...下方”、“下”、“在...上方”、“上”等)以解释一个元件相对于第二元件的定位。这些术语旨在包括除了与附图中描述的那些方位不同的方位之外的相应装置的不同方位。另外，诸如“第一”、“第二”等的术语也被用于描述各种元件、区域、部分等，并且也不旨在是限制性的。相同的术语在整个描述中始终表示相同的元件。

如本文中所使用，术语“具有”、“含有”、“包含”、“包括”、“表现出”等是开放式术语，所述开放式术语指示陈述的元件或特征的存在，但不排除另外的元件或特征。冠词“一(a)”、“一个(an)”和“该(the)”旨在包括复数以及单数，除非上下文清楚地另外指示。

考虑到以上变化和应用的范围，应该理解，本发明不由前面的描述限制，也不由附图限制。替代地，本发明仅由所附的权利要求及其法定等同物限制。