具体实施方式

将容易理解，如本文中大体描述且在附图中示出的实施例的组件可以按各种不同的配置来布置和设计。因此，以下如图中所表示的各种实施例的详细描述并非旨在限制本公开的范围，而是仅仅表示各种实施例。尽管在图式中呈现了实施例的各种方面，但是除非具体指示，否则图式不一定按比例绘制。

所描述的实施例在所有方面均被视为仅是示意性的而非限制性的。因此，本发明的范围由所附权利要求书而不是由此具体实施方式指示。属于权利要求书等同含义和范围内的所有变化均涵盖在权利要求书的范围内。

本说明书通篇对特征、优点或类似语言的引用并不暗示可以通过本发明实现的所有特征和优点应在或在任何单一实施例中。相反地，提到特征和优点的语言应理解成意味着结合实施例所描述的特定特征、优点或特性包括在至少一个实施例中。因此，本说明书通篇对特征和优点以及类似语言的论述可以但不一定指代同一实施例。

此外，本发明的所描述特征、优点和特性可以用任何合适的方式在一个或多个实施例中组合。本领域的技术人员将认识到，鉴于本文中的描述，本发明可以在无特定实施例的一个或多个具体特征或优点的情况下实践。在其它情况下，可以在某些实施例中识别出可能不存在于本发明的所有实施例中的额外特征和优点。

本说明书通篇对“一个实施例”、“实施例”或类似语言的引用意味着结合指示的实施例所描述的特定特征、结构或特性包括在至少一个实施例中。因此，本说明书通篇的短语“在一个实施例中”、“在实施例中”和类似语言可以但不一定全部指代同一实施例。

图1为根据本发明的实施例的电气装置100的示意性框图。在图1所描绘的实施例中，电气装置包括核心电路102以及包括初级ESD保护单元106和次级ESD保护单元108的ESD保护装置104。ESD保护装置104用于在ESD事件期间保护核心电路，所述ESD事件可以为ESD测试或实际ESD冲击。核心电路和ESD保护装置均电连接到第一节点110和第二节点120。第一节点110和第二节点120耦合到不同电压。在一些实施例中，第一节点110电连接到正电压，并且第二节点120电连接到低于第一节点110处的电压的电压，反之亦然。在一些实施例中，第一节点110和/或第二节点120电连接到固定电压。例如，第二节点电连接到接地(零伏)。电气装置可以用于各种应用，例如汽车应用、通信应用、工业应用、医疗应用、计算机应用和/或消费品或家电应用。在一些实施例中，电气装置为IC装置。例如，电气装置可以实施于例如半导体晶片或印刷电路板(PCB)的基板中。尽管电气装置在图1中示出为包括核心电路102和ESD保护装置104，但在其它实施例中，电气装置可以包括更多或更少的电路元件以实施更多或更少的功能。

在图1所描绘的实施例中，核心电路102为在出现ESD事件的情况下会受ESD保护装置104保护的装置，所述ESD事件例如在第一节点110与第二节点120之间接收到的ESD脉冲。在一些实施例中，核心电路电连接到第二节点120，所述第二节点120可以连接到固定电压(例如，电接地)。核心电路通常包括易受ESD冲击影响的一个或多个内部电路组件，例如晶体管、电容器或二极管。核心电路的例子包括但不限于可以用于例如车辆控制或通信、标识、无线通信和/或灯光控制的微控制器、收发器和开关电路。在实施例中，核心电路封装为半导体IC芯片。

ESD保护装置104会在ESD事件期间保护核心电路102，所述ESD事件例如在第一节点110与第二节点120之间接收到的ESD脉冲。ESD保护装置可以用于保护电气装置100的电源域。例如，ESD保护装置可以连接到电气装置的电源轨并且响应于ESD脉冲而使ESD电流分流以保护核心电路。可以通过合适的半导体装置来实施ESD保护装置。在一些实施例中，ESD保护装置为IC装置，并且第一节点和第二节点为IC装置的电端子，例如电接触垫或电接触引脚。例如，ESD保护装置可以实施于例如半导体晶片或印刷电路板(PCB)的基板中。在一些实施例中，ESD保护装置实施为作为核心电路102的单独的IC装置。例如，ESD保护装置和核心电路实施于单独的基板中，例如单独的晶片或单独的PCB。在图1所描绘的实施例中，ESD保护装置包括初级ESD保护单元106和次级ESD保护单元108。在图1所描绘的实施例中，初级ESD保护单元电连接到第一节点110且电连接到第二节点120，并且被配置成响应于在第一节点与第二节点之间接收到的ESD脉冲而使电流分流。在一些实施例中，初级ESD保护单元的输出电压高于核心电路的安全工作电压范围。例如，初级ESD保护单元的输出电压为8伏(V)，高于核心电路的安全工作电压范围(例如，0V-6V)。在图1所描绘的实施例中，次级ESD保护单元电连接到初级ESD保护单元且电连接到第二节点，并且被配置成响应于ESD脉冲而使电流分流，以将ESD保护装置的输出电压保持在核心电路102的安全工作电压范围内。例如，次级ESD保护单元的输出电压为5V，在核心电路的安全工作电压范围(例如，0V-6V)内。然而，初级ESD保护单元的输出电压、次级ESD保护单元的输出电压和/或核心电路的安全工作电压范围可以不同于电压例子。尽管初级ESD保护单元、次级ESD保护单元和核心电路在图1中示出为以某种方式连接，但在其它实施例中，初级ESD保护单元、次级ESD保护单元和核心电路可以不同于图1所描绘的实施例的方式连接。例如，初级ESD保护单元可以通过一种电连接连接到第二节点，而次级ESD保护单元或核心电路可以通过不同的电连接连接到第二节点。

在ESD保护装置104的示例操作中，初级ESD保护单元106响应于在ESD保护装置处接收到的ESD脉冲而使电流分流。响应于使用初级ESD保护单元来使电流分流，次级ESD保护单元108使电流分流以将ESD保护装置的输出电压保持在核心电路102的安全工作电压范围内。

生成高于待保护电路的安全工作电压范围的输出电压的ESD保护装置可以使待保护电路电劣化。与生成高于待保护电路的安全工作电压范围的输出电压的ESD保护装置相比，图1所描绘的实施例中的ESD保护装置104生成在核心电路102的安全工作电压范围内的输出电压。具体地说，ESD保护装置104的次级ESD保护单元108使电流分流以将ESD保护装置的输出电压保持在核心电路102的安全工作电压范围内。因此，可以减少或甚至避免由来自ESD保护装置104的过电压而引起的核心电路102的劣化。

图2描绘了图1所描绘的电气装置100的实施例。在图2所描绘的实施例中，电气装置200包括核心电路202以及ESD保护装置204，所述ESD保护装置204包括电连接到第一节点210且电连接到第二节点220的初级ESD保护单元206以及电连接到初级ESD保护单元206且电连接到第二节点220的次级ESD保护单元208。在一些实施例中，第二节点220电连接到固定电压。例如，第二节点220电连接到接地(零伏)。图2所描绘的电气装置200为图1所描绘的电气装置100的可能实施方案。具体地说，图2所描绘的核心电路202、ESD保护装置204、初级ESD保护单元206、次级ESD保护单元208以及第一节点210和第二节点220分别为图1所描绘的核心电路102、ESD保护装置104、初级ESD保护单元106、次级ESD保护单元108以及第一节点110和第二节点120的实施例。然而，图1所描绘的电气装置100可以与图2所描绘的电气装置200不同的方式实施。例如，尽管次级ESD保护单元208在图2中示出为实施为触发的骤回电路，但在其它实施例中，次级ESD保护单元208可以与图2所描绘的实施例不同的方式实施。例如，次级ESD保护单元208可以实施为触发的可控硅整流器(SCR)堆栈。

在ESD保护装置204的示例操作中，初级ESD保护单元206响应于在ESD保护装置处接收到的ESD脉冲而使电流分流。响应于使用初级ESD保护单元来使电流分流，次级ESD保护单元208使电流分流以将ESD保护装置的输出电压保持在核心电路的安全工作电压范围内。

在图2所描绘的实施例中，核心电路202包括p沟道金属氧化物半导体场效应晶体管(MOSFET)(PMOS)晶体管212和n沟道MOSFET(NMOS)晶体管214，所述晶体管212和所述晶体管214串联连接在输入电压V_DD与固定电压(例如，电接地)之间，所述固定电压连接到第二节点220。输入电压V_DD可以为通过电气装置200的输入端(例如，电接触垫或电接触引脚)输入到核心电路的正电压。具体地说，PMOS晶体管212的源极端(S)电连接到输入电压V_DD，PMOS晶体管212的栅极端(G)电连接到次级ESD保护单元208，并且PMOS晶体管212的漏极端(D)电连接到NMOS晶体管214的漏极端(D)。NMOS晶体管214的源极端(S)电连接到第二节点220，并且NMOS晶体管214的栅极端(G)电连接到次级ESD保护单元208。在一些实施例中，输入电压V_DD不能用于转储ESD脉冲/电流，或者输入电压V_DD的阻抗过高而无法在安全电压下使ESD电流减弱。

在图2所描绘的实施例中，初级ESD保护单元206包括电连接到第一节点210的NMOS晶体管216以及电连接到NMOS晶体管216且电连接到第二节点220的电阻器218。具体地说，NMOS晶体管216的源极端(S)电连接到第二节点220，NMOS晶体管216的栅极端(G)电连接到电阻器218，并且NMOS晶体管216的漏极端(D)电连接到第一节点210。初级ESD保护单元被配置成响应于在第一节点与第二节点之间接收到的ESD脉冲而使电流分流。初级ESD保护单元的输出电压高于核心电路202的安全工作电压范围(例如，PMOS晶体管212和NMOS晶体管214的阈值电压)。

在图2所描绘的实施例中，次级ESD保护单元208包括：电连接到初级ESD保护单元206的串联电阻器222；电连接到串联电阻器222且实施为PMOS晶体管的电容耦合电路224；以及电连接到电容耦合电路224且电连接到第二节点220的骤回电路226。在图2所描绘的实施例中，骤回电路226包括NMOS晶体管228、栅极到源极电阻器230以及主体到源极电阻器232。栅极到源极电阻器230和主体到源极电阻器232用于控制次级ESD保护单元208的触发电压和保持电压。相比于仅动态装置，使用触发的骤回电路226的优点在于：骤回电路可以防止发生未达到初级ESD保护的触发电压的陷波反射。可以优化串联电阻器222以限制芯片上功率耗散，这允许次级ESD保护单元208实施于较小的基板区域中。因此，ESD保护装置204可以有限基板大小用于例如芯片上系统(SoC)装置的装置中。另外，可以优化栅极到源极电阻器230的电阻和到NMOS晶体管228的栅极端(G)的电容，以防止在正常输入电压情况下的触发，而当输入电压超过核心电路202的安全工作电压范围时会发生触发。NMOS晶体管228的主体端(B)与源极端(S)之间的高电阻允许NMOS沟道中的电流通过触发NMOS晶体管228的寄生NPN晶体管的骤回而在NMOS晶体管228的主体端(B)与源极端(S)之间积聚足够的电压。尽管电容耦合电路在图2所描绘的实施例中实施为PMOS晶体管，但在另一实施例中，电容耦合电路实施为电容器。在又另一实施例中，电容耦合电路实施为反向偏置二极管。

在图2所描绘的实施例中，串联电阻器222电连接到第一节点210、电连接到PMOS晶体管224的源极端(S)和漏极端(D)、电连接到NMOS晶体管228的漏极端(D)，并且电连接到PMOS晶体管212和NMOS晶体管214的栅极端(G)。在一些实施例中，串联电阻器222为具有可变电阻的可变电阻器。在一些实施例中，串联电阻器222被配置成限制流入次级ESD保护单元208的电流，并传递在第一节点210处接收到的预期输入信号。在实施例中，当次级ESD保护单元将ESD保护装置204的输出电压保持在核心电路202的安全工作电压内时，设置或调整串联电阻器222(例如，串联电阻器222的电阻)以限制电流，同时不使核心电路的速度变慢。在此实施例中，将串联电阻器222的电阻设置为特定电阻值，以限制电流，同时不使核心电路的速度变慢。在另一实施例中，ESD保护装置204可以包括控制器(例如，微控制器)，用于控制串联电阻器222。

在图2所描绘的实施例中，栅极到源极电阻器230电连接到PMOS晶体管224和NMOS晶体管228的栅极端(G)且电连接到第二节点220。主体到源极电阻器电连接到NMOS晶体管228的主体端(B)且电连接到第二节点220。骤回电路226被配置成将ESD保护装置204的输出电压保持或维持在PMOS晶体管212和NMOS晶体管214的安全工作电压范围内，所述输出电压是到PMOS晶体管212和NMOS晶体管214的栅极端(G)的输入电压。在一些实施例中，将到NMOS晶体管228的栅极端(G)的电容和NMOS晶体管228的栅极到源极电阻调谐成不会被预期电压范围的输入信号触发，并且当输入在PMOS晶体管212和NMOS晶体管214的安全工作电压范围之上波动(即，高于所述安全工作电压范围)时发生触发。在实施例中，NMOS晶体管228被配置成具有在PMOS晶体管212和NMOS晶体管214的安全工作电压范围的上限之下(即，低于所述上限)但在预期最大输入信号电压之上(即，高于所述预期最大输入信号电压)的NPN骤回电压。在一些实施例中，NMOS晶体管228和串联电阻器222被配置成将触发的电压保持在PMOS晶体管212和NMOS晶体管214的安全工作电压范围内，并且在施加的电压高于PMOS晶体管212和NMOS晶体管214的安全工作电压范围时使所述触发的电压保持在骤回状态。例如，NMOS晶体管228和串联电阻器222的大小或尺寸被设置为将触发的电压保持在PMOS晶体管212和NMOS晶体管214的安全工作电压范围内。可以调整主体到源极电阻，以控制骤回电路的最小保持电流并允许动态NMOS主体电流触发所述骤回电路。通过将隔离NMOS晶体管228与栅极到源极电阻器230和主体到源极电阻器232以及足够的电容耦合一起使用，NMOS晶体管228可以导通(即，导电)，以触发NMOS晶体管228的寄生NPN晶体管的骤回而不需要达到NMOS晶体管228的漏极到主体结的雪崩击穿。

与生成高于待保护电路的安全工作电压范围的输出电压的ESD保护装置相比，图2所描绘的实施例中的ESD保护装置204生成在核心电路202的安全工作电压范围内的输出电压(例如，PMOS晶体管212和NMOS晶体管214的阈值电压)。具体地说，ESD保护装置的次级ESD保护单元208使电流分流以将ESD保护装置的输出电压保持在核心电路202的安全工作电压范围内。因此，可以消除由来自ESD保护装置204的过电压而引起的核心电路202的劣化。另外，与基于结二极管的击穿或基于MOS晶体管的低阈值电压操作以保护待保护电路的ESD保护装置相比，图2所描绘的实施例中的ESD保护装置204可以导通次级ESD保护单元208的NMOS晶体管228，以触发NMOS晶体管228的寄生NPN晶体管的骤回而不需要到达NMOS晶体管228的漏极到主体结的雪崩击穿。另外，对NMOS次级保护单元使用动态触发的ESD保护装置可能会对传统ESD脉冲很好地起作用，基于动态触发的ESD保护装置对幅值小但持续时间长的ESD脉冲不会很好地起作用，这是因为基于动态触发的ESD保护装置会通过电阻器-电容器(RC)时间常数关断。与对NMOS次级保护单元使用动态触发的ESD保护装置相比，图2所描绘的实施例中的ESD保护装置204通过触发NMOS晶体管228的寄生NPN晶体管的骤回而操作，只要存在升高的电压，所述寄生NPN晶体管就可以保持导通或作用中。

图3为示出了根据本发明的实施例的用于操作ESD保护装置的方法的过程流程图。在框302，在ESD保护装置处接收ESD脉冲。在框304，响应于ESD脉冲，使用ESD保护装置的初级ESD保护单元来使电流分流。在框306，响应于使用初级ESD保护单元来使电流分流，使用ESD保护装置的次级ESD保护单元来使电流分流，以将ESD保护装置的输出电压保持在待保护装置的安全工作电压范围内。ESD保护装置可以与图1所描绘的ESD保护装置104和/或图2所描绘的ESD保护装置204相同或类似。初级ESD保护单元可以与图1所描绘的初级ESD保护单元106和/或图2所描绘的初级ESD保护单元206相同或类似。次级ESD保护单元可以与图1所描绘的次级ESD保护单元108和/或图2所描绘的次级ESD保护单元208相同或类似。

尽管方法的操作在本文中以特定次序示出和描述，但可以更改所述方法的操作次序，使得某些操作可以逆序执行或使得某些操作可至少部分地与其它操作同时执行。在另一实施例中，可以间断和/或交替的方式实施不同操作的指令或子操作。

另外，虽然已经描述或描绘的本发明的具体实施例包括本文中描述或描绘的若干组件，但本发明的其它实施例可以包括更少或更多组件以实施更少或更多的特征。

此外，尽管已描述和描绘了本发明的具体实施例，但本发明不限于如此描述和描绘的部分的特定形式或布置。本发明的范围将由本文所附权利要求书及其等效物限定。