一种时间可控的上电复位电路
阅读说明：本技术 一种时间可控的上电复位电路 (Time-controllable power-on reset circuit ) 是由 周泽坤 任航 张志坚 王卓 张波 于 2021-09-27 设计创作，主要内容包括：本发明属于电子电路技术领域,具体涉及一种时间可控的上电复位电路。本发明在传统的上电复位基础上增加了上电时间控制功能,在芯片正常上电并将内部供电电源轨建立起来后,上电复位电路并不会第一时间地输出上电复位信号,而是等待一个固定的时间后才将上电复位信号输出出去,对系统的后续电路进行解锁。因为有一个固定的等待时间,可以保证系统稳步启动。避免了上电时后续模块可能出现的无序混乱状态。(The invention belongs to the technical field of electronic circuits, and particularly relates to a time-controllable power-on reset circuit. The power-on time control function is added on the basis of the traditional power-on reset, after the chip is normally powered on and the internal power supply rail is established, the power-on reset circuit does not output the power-on reset signal in the first time, but outputs the power-on reset signal after waiting for a fixed time, and unlocks the subsequent circuit of the system. Because of a fixed waiting time, the system can be ensured to start stably. The disordered chaotic state which is possibly generated by the follow-up module during power-on is avoided.)
技术领域
本发明属于电子电路技术领域，具体涉及一种时间可控的上电复位电路。
背景技术
随着物联网技术的发展，电路系统的集成度要求越来越高，越来越多的模块被集成到单独的芯片中，用来实现各种功能以及提供可靠的保护。在各式各样的芯片中，上电复位是一个很重要的功能，它保证了在芯片掉电又重新上电的过程中，芯片中的重要模块电路可以以一个已知的状态稳步启动，避免无序“竞争”现象，提高芯片的稳健性。如今这一功能也常常被集成在芯片内部，作为一个保护模块来设计。
在上电复位的过程中，系统往往会有一个逐次启动的过程，即分阶段将芯片中各个使能端口打开，来使得系统稳步有序地进入工作状态。上电复位电路作为其中的一个重要环节，必须仔细地设计来保证整个系统能顺利地进入工作状态。在传统的上电复位电路中，往往利用数字门电路进行逻辑控制来起到复位的功能，但这种方案缺乏一个有序的过程，如果仅仅利用数字电路进行即时的控制，在转换的过程中依然可能会出现“竞争”现象，导致后续的电路工作状态不确定，进而使得整个芯片无法正常进入工作状态。
发明内容
本发明的目的是针对芯片中传统的上电复位电路产生复位信号时可能出现的“竞争”现象，可以保证整个系统在上电时稳定进入工作状态。
为实现上述目的，本发明的技术方案为：
一种时间可控的上电复位电路，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第一NMOS管MN1、第二NMOS管MN2、电容和电流源；其中，第一PMOS管MP1的源极接电源，其栅极和漏极互连，其漏极接电流源的输入，电流源的输出接地；第二PMOS管MP2的源极接电源，其栅极接第一PMOS管MP1的漏极；第三PMOS管MP3的源极接第二PMOS管MP2的漏极，第三PMOS管MP的栅极接第八PMOS管MP8的漏极，第三PMOS管MP3的漏极接地；第四PMOS管MP4的源极接第二PMOS管MP2的漏极，第四PMOS管MP4的栅极接第八PMOS管MP8的漏极；第五PMOS管MP5的源极接第四PMOS管MP4的漏极，第五PMOS管MP5的栅极接第八PMOS管MP8的漏极；第六PMOS管MP6的源极接第五PMOS管MP5的漏极，第六PMOS管MP6的栅极接第八PMOS管MP8的漏极；第七PMOS管MP7的源极接第六PMOS管MP6的漏极，第七PMOS管MP7的栅极接第八PMOS管MP8的漏极；第八PMOS管MP8的源极接第七PMOS管MP7的漏极，第八PMOS管MP8的栅极和漏极互连；第一NMOS管MN1的漏极接第八PMOS管MP8的漏极，第一NMOS管MN1的栅极接使能信号，其源极接地；第九PMOS管MP9的源极接电源，其栅极接第十PMOS管MP10的漏极；第二NMOS管MN2的漏极接第九PMOS管MP9的漏极，第二NMOS管MN2的栅极接第十PMOS管MP10的漏极，第二NMOS管MN2的源极接地；第十PMOS管MP10的源极接电源，其栅极接第九PMOS管MP9的漏极；第十PMOS管MP10漏极、第八PMOS管MP8漏极和第一NMOS管MN1漏极的连接点接电容的一端，电容的另一端接地；第九PMOS管MP9漏极与第二NMOS管MN2的连接点为上电复位电路输出端。
上述方案中，在芯片上电时，芯片中最先启动的模块(往往是内部建立的基准、LDO等)启动完成后，输出启动完成的信号，上电复位电路检测到这一信号后，进行上电动作，这个上电过程将持续一段时间，以便初始启动的模块建立好后后续电路有足够的时间进入正常工作状态。在固定的上电时间结束后，上电复位电路才输出上电复位信号，将后续电路彻底解锁。这使得在整个芯片上电的过程成为一个分步骤有序进行的过程，提高了芯片上电时的稳定性和可靠性。
本发明的有益效果为，本发明在传统的上电复位基础上增加了上电时间控制功能，在芯片正常上电并将内部供电电源轨建立起来后，上电复位电路并不会第一时间地输出上电复位信号，而是等待一个固定的时间后才将上电复位信号输出出去，对系统的后续电路进行解锁。因为有一个固定的等待时间，可以保证系统稳步启动。避免了上电时后续模块可能出现的无序混乱状态。
附图说明
图1本发明提出的上电复位具体电路。
图2本发明提出的上电复位电路在刚上电时的状态。
图3本发明提出的上电复位电路在内部供电电源建立完成后的状态。
图4本发明提出的上电复位电路上电时序图。
具体实施方式
下面结合附图，对本发明技术方案进行详细描述：
本发明提出的LDO的电路如图1所示，I1作为芯片上电后建立的电流源，与MP1的漏级相连，MP1本身作二极管连接，源端连接在芯片内部产生的电源轨INTVCC上。MP1的栅极与MP2的栅极连接构成电流镜，MP2的源极与INTVCC相连，漏级下面连接两支电流支路，其中一支为MP3，MP3的源极与MP2的漏级相连，漏级则连接到地。另一条支路由MP4、MP5、MP6、MP7、MP8串联，其栅极均与MP3的栅极相连，其中最下方的MP8的漏级与MN1的漏级相连，MN1的源极接地，其栅极接有芯片内部产生的READY信号，当READY信号从高到低时表示初始的供电模块建立完成。MN1的漏级将其标记为A，A点对地接有电容C1，同时MN2和MP9构成反相器结构，以A点作为输入。反相器的输出，即MN2的漏级为上电复位电路的输出点Vo，同时该点连接在MP10的漏级上，MP10源端接有INTVCC，漏端接A点。
在芯片刚刚上电时，芯片内部供电电源轨随着上电过程而缓慢增加，在INTVCC增加到MP9的阈值电压的绝对值时，MN2和MP9构成的反相器可以开始工作，此时电路的输出点Vo跟随INTVCC的变化逐渐上升。当INTVCC上升到一定程度时，电流源I1被建立，此时MP3和右边串联的MP4～MP8构成的电流镜可以开始工作。在内部INTVCC建立好之前，READY信号为高电位，通过MN1将A点拉至低电位。而在INTVCC建立好后，READY为低电位，此时MP4所在的支路开始对电容C1以一个恒定的速率进行充电，A点电位逐渐升高。当A点的电位升高到MN2的阈值电压时，反相器翻转将Vo拉低，上电复位电路的输出信号就呈现出了一个随INTVCC的建立逐渐升高的特点，在INTVCC建立好后经过一段时间再降低。实现了时间可控的上电复位的功能，保证了系统可以稳定上电。
图2为芯片上电后，内部供电电源轨建立前的状态，此时READY为1，通过MN1控制A点为0，因此此时Vo跟随INTVCC变化逐渐升高，同时Vo也被后续电路检测到，说明此时上电未完成。
图3为芯片上电一段时间后，INTVCC已经建立，此时READY已经为0，说明内部供电电源轨建立好了，但上电复位电路的输出此时并不马上翻低，给系统一个反应的时间，在A点慢慢升高到MN2的阈值电压时，上电复位电路的输出Vo才翻低，后续的电路被松开，可以正常行使功能。
如图4所示，VIN表示芯片的外部供电电源，可以看到，Vo在VIN上电时，首先跟随INTVCC的变化，在READY由1翻0时，表示INTVCC的值已经足够大，可以认为建立好了。此时，上电复位电路的输出Vo也并不会马上翻低，而是等待A点充电，可以明显看到A点有一个慢慢充电的过程，当A点充电到一定的值以后，Vo才会从高翻低。
综上所述，使用这种改进型的上电复位电路，芯片在上电时的上电复位信号具有上电时间可控的特点，这种上电复位电路适合集成在各种芯片内部，输出可靠的上电复位信号来保证芯片的正常上电时序。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：芯片上电复位电路