具体实施方式

为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

实施例一

参照图1所示，MOSFET Q1、Q2为Buck Leg的MOSFET，MOSFET Q3、Q4为Boost Leg的MOSFET。

当Q1常通，Q2常断，Q3、Q4交替导通时，电路工作在Boost模式；

当Q3常通，Q4常断，Q1、Q2交替导通时，电路工作在Buck模式；

当Q1、Q2交替导通，Q3、Q4交替导通时，电路工作在Buck-Boost模式；

其中，Q1、Q2的驱动信号是互补的，Q3、Q4的驱动信号是互补的；设Q1导通的占空比为D1，Q4导通的占空比为D2，根据电感电流在一个开关周期的磁平衡，得

V_IN×D₁＝V_OUT×(1-D₂)

即：

参照图2所示，一种四开关控制电路，包括：第一分电路1，所述第一分电路1包括第一MOS管Q1、第二MOS管Q2、第三MOS管Q3和第四MOS管Q4；第二分电路2，所述第二分电路2包括比较模块和触发模块；第三分电路3；加法单元5，所述第一分电路1连接于所述加法单元5的第一输入端，所述第三分电路3连接于所述加法单元5的第二输入端，所述第二分电路2连接于所述加法单元5的输出端，所述第一分电路1的电压和所述第三分电路3的电压累加至所述第二分电路2；第四分电路4，所述第四分电路4连接于所述第一分电路1，所述第四分电路4包括运算放大器GM，所述第二分电路2采用所述运算放大器GM的输出电压。

所述第一MOS管Q1的漏极连接于电压输入端，所述第一MOS管Q1的漏极连接于所述加法单元的第一输入端，所述第二MOS管Q2的漏极连接于所述第一MOS管Q1的源极，所述第二MOS管Q2的源极接地，所述第三MOS管Q3的漏极连接于电压输出端，所述第四MOS管Q4的漏极连接于所述第三MOS管Q3的源极，所述第四MOS管Q4的源极接地。

所述第一分电路1还包括：第一电容C_IN，所述第一电容C_IN的一端连接于所述电压输入端，所述第一电容C_IN的另一端接地；第二电容C_OUT，所述第二电容C_OUT的一端连接于所述电压输出端，所述第二电容C_OUT的另一端接地；电感L_M，所述电感L_M的一端连接于所述第一MOS管Q1的源极，所述电感L_M的另一端连接于所述第三MOS管Q3的源极。

所述比较模块包括：第一比较器21，所述第一比较器21的正相输入端连接于所述加法单元5的输出端；第二比较器22，所述第二比较器22的反相输入端连接于所述第一比较器21的反相输入端；电压放大器23，所述电压放大器23的正相输入端连接于所述第一比较器21的正相输入端，所述电压放大器23的反相输入端接地；第一差值计算单元26，所述第一差值计算单元26均连接于所述第一比较器21的反相输入端和所述第二比较器22的反相输入端。

所述触发模块包括：第一触发器24，所述第一触发器24的第一端连接于时钟信号端，所述第一触发器24的第二端连接于所述第一比较器21的输出端，所述第一触发器24的第三端连接于所述第一MOS管Q1的栅极，所述第一触发器24的第四端连接于所述第二MOS管Q2的栅极；第二触发器25，所述第二触发器25的第一端连接于所述时钟信号端Clock，所述第二触发器25的第二端连接于所述第二比较器22的输出端，所述第二触发器25的第三端连接于所述第四MOS管Q4的栅极，所述第二触发器25的第四端连接于所述第三MOS管Q3的栅极。第一触发器24和第二触发器25均为RS触发器。

所述第三分电路3包括：电流源31；第三电容C_RAMP，所述第三电容C_RAMP的一端连接于所述电流源31，所述第三电容C_RAMP的另一端接地；控制开关32，所述控制开关32并联于所述第三电容C_RAMP，且所述控制开关32的控制端连接于所述第二MOS管Q2的栅极。

所述第四电路还包括：第一电阻41，所述第一电阻41的一端连接于所述电压输出端，所述第一电阻41的另一端连接于所述运算放大器GM的负相输入端；第二电阻42，所述第二电阻42的一端连接于所述运算放大器GM的负相输入端，所述第二电阻42的另一端接地；电源Vref，所述电源Vref的正极连接于所述运算放大器GM的正相输入端，所述电源Vref的负极接地；第三电阻43，所述第三电阻43的一端连接于所述运算放大器GM的输出端；第四电容44，所述第四电容44一端连接于所述第三电阻43，所述第四电容44的另一端接地。

所述第一MOS管Q1、所述第二MOS管Q2、所述第三MOS管Q3和所述第四MOS管Q4均为N沟道型MOS管。

参照图2至图5所示，输出电压通过分压电阻分压后与基准电压Vref作比较产生误差放大信号V_COMP，再将V_COMP加上偏置电压V_{COMP_ZC}与电流采样值作比较，以此对MOSFET的驱动进行控制；

该电路采Buck Leg上管的电流，将该电流采样加上谐波补偿值产生Buck环路的采样值，将Buck环路的采样值乘以n(n大于1)形成Boost环路的采样值，这两个值与同一个误差放大值V_COMP-V_{COMP_ZC}(V_{COMP_ZC}是偏置电压)进行比较；

刚开始时钟到来时，电路会把Buck Leg和Boost Leg的Q1和Q4打开；由于Boost的采样值是Buck的n倍，Boost的采样值会先比较到V_COMP-V_{COMP_ZC}，比较器输出会重置Boost的第二触发器25，所以Boost Leg的Q4关闭，Q3打开；再接着，Buck的采样值在比较到V_COMP-V_{COMP_ZC}，比较器输出会重置Buck的第一触发器24，关闭Q1，打开Q2；直到下一个时钟到来时，再同时关闭Buck Leg和Boost Leg的Q2和Q3，打开Q1和Q4；；

当输出电压偏高时，GM的输出V_COMP会下降，使得D1，D2变小，根据公式(1)，VOUT会下降；当输出电压偏低时，GM的输出V_COMP会上升，使得D1，D2变大，根据公式(1)，VOUT会上升；该电路实现闭环反馈控制；

参照图3至图4所示，该电路工作的时序为：Q1、Q4导通，Q2、Q3关断；Q4关断，Q3导通；Q1关断，Q2导通。

实施例二

参照图6所示，本实施例和实施例一的不同之处在于，所述比较模块包括：第一比较器21，所述第一比较器21的正相输入端连接于所述加法单元的输出端；第二比较器22，所述第二比较器22的正相输入端连接于所述第一比较器21的正相输入端；第一差值计算单元26，所述第一差值计算单元26连接于所述第一比较器21的反相输入端；第二差值计算单元27，所述第二差值计算单元27连接于所述第二比较器22的反相输入端。

如图6至图7所示，输出电压通过分压电阻分压后与基准电压Vref作比较产生误差放大信号V_COMP，将V_COMP加上偏置电压V_{COMP_ZC}与电流采样值作比较对Buck Leg MOSFET的驱动进行控制；将V_COMP加上偏置电压V_{COMP_ZC}和VB(VB是Buck Leg和Boost Leg比较电压的差值)与电流采样值V_SENSE作比较对Boost Leg MOSFET的驱动进行控制；

该电路采Buck Leg上管的电流，将该电流采样加上谐波补偿值得到一个补偿后的电流采样值V_SENSE，将该电流分别与Buck Leg和Boost Leg的比较电压进行比较；

刚开始时钟到来时，电路会把Buck Leg和Boost Leg的Q1和Q4打开；由于Boost比较器的比较值比Buck比较器的比较值小V_B，电流采样值会先比较到V_COMP-V_{COMP_ZC}-V_B，比较器输出会重置Boost的第二触发器25，所以Boost Leg的Q4关闭，Q3打开；再接着，电流采样值再比较到V_COMP-V_{COMP_ZC}，比较器输出会重置Buck的第一触发器24，关闭Q1，打开Q2；直到下一个时钟到来时，再同时关闭Buck Leg和Boost Leg的Q2和Q3，打开Q1和Q4；

当输出电压偏高时，GM的输出V_COMP会下降，使得D1，D2变小，根据公式(1)，VOUT会下降；当输出电压偏低时，GM的输出V_COMP会上升，使得D1，D2变大，根据公式(1)，VOUT会上升；该电路实现闭环反馈控制。

本实施例的工作原理和工作过程等内容可以参照前述实施例相应内容。

以上实施例仅用以解释说明本发明的技术方案而非对其限制。本领域技术人员应当理解，未脱离本发明精神和范围的任何修改和等同替换，均应落入本发明权利要求的保护范围中。