具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。

在现有一般嵌入式处理器系统下，实施例提供了一种多通道并行实时脑神经锋电位信号检测方法、装置和系统，能够对实时采集的高通量脑神经信号进行在线检测。

图1是一实施例中多通道并行实时脑神经锋电位信号检测方法的流程图。如图1所示，实施例提供的多通道并行实时脑神经锋电位信号检测方法，包括以下步骤：

步骤1，接收高通量脑神经信号数据包，并解析数据包获取每个通道的脑神经信号数据。

实施例中，依据通道类别将高通量脑神经信号数据包进行数据解析，以获取总通道数、信号长度、信号数值等数据，如图2所示，针对每个数据包进行解析时，将多通道脑神经信号数据展开后，得到通道总数、信号长度以及链表节点，每个链表节点对应一个通道的脑神经信号数据。

步骤2，为每个通道的脑神经信号数据配置一个计算单元，每个计算单元单独检测对应通道的脑神经信号数据中的锋电位信号。

在对多通道脑神经信号数据进行并行处理之前，各个通道之间的计算是串行式的，如图3所示，计算单元在完成通道1的检测后才进行通道2的检测，完成通道2的检测后才进行通道3的检测，以此类推，假设通道总数为N，各通道的信号长度为M，那么整个检测流程的时间复杂度为O(NM)。

实施例中，采用并行通道脑神经信号数据处理方式，如图4所示，依据总通道数和信号长度为每个通道配置一个计算单元，每个计算单元单独检测对应通道的脑神经信号数据中的锋电位信号，即各通道的锋电位检测并行进行、互不依赖，以实现多通道并行实时脑神经锋电位信号检测，这种多通道并行检测方式，检测复杂度降低为O(M)。

实施例中，在通道并行处理的基础上，还实行了二级并行，即在每个信号点之间也采用并行处理，即为脑神经信号数据中的每个信号点配置一个计算节点，多计算节点对多信号点的并行计算来检测锋电位信号。

在并行之前，各个信号点之间的计算是串行式的，计算单元在完成信号点1的检测后才进行信号点2的检测，完成信号点2的检测后才进行信号点3的检测，以此类推，假设各通道的信号长度为M，那么各通道检测流程的时间复杂度为O(M)。

实施例中，采用信号点并行处理的方式，如图5所示，为每一信号点指定一个计算节点，各信号点的锋电位特征点判断并行进行、互不依赖，当一个点被判断为是锋电位特征点时，再提取其前后一定长度的信号作为锋电位信号，检测复杂度降低为O(1)。

实施例中，在检测锋电位信号时，计算节点依据检测阈值对对应的信号点进行判断，以确定锋电位特征点，提取锋电位特征点前后的一定长度的信号作为锋电位信号。

步骤3，每一帧脑神经信号数据包检测完毕后，保留每个通道的脑神经信号数据的均方差和后一些脑神经信号点，用于下一帧脑神经信号数据包的锋电位信号检测。

实施例中，在每一帧脑神经信号数据包检测完毕后，会保留两种信息，一种是保留当前帧信号的均方值，另一种是保留各个通道的最后L个神经信号点。

其中，保留的每个通道的脑神经信号数据的均方差用于计算辅助信息，该辅助信息用于辅助确定检测阈值，其中，当前帧的辅助信息information(t)为：

information(t)＝(1-α)·information(t-1)+α·μ(t)

其中，information(t-1)为上一帧的辅助信息，α为保存系数，μ(t)为每个通道的脑神经信号数据的均方差。

实施例中，依据辅助信息确定检测阈值的方法为：

针对以当前脑神经信号为止的前一段历史脑神经信号，以噪声带阈值为基准值，累加前一段历史脑神经信号中大于噪声带阈值的所有脑神经信号的加权平方和，再累加辅助信息，得到检测阈值。

具体而言，检测阈值的计算公式为：

其中，表示第t个脑神经信号的自适应阈值，thresh_noise表脑神经信号所属的测试周期的噪声带阈值，β为权重系数，取值范围为2～4，L为以第t个脑神经信号为止的前一段历史脑神经信号长度，k为L内脑神经信号的索引。

如图6所示，保留的每个通道的脑神经信号数据的后L个脑神经信号点，拼接到下一帧对应通道的脑神经信号数据的起始位置，对拼接后的下一帧脑神经信号数据进行锋电位信号检测，可以避免因为传输数据时的数据帧切割导致恰好出现在帧间位置的锋电位信号漏检，提升脑神经锋电位信号的检测准确性。

基于同样的发明构思，如图7所示，实施例还提供了一种多通道并行实时脑神经锋电位信号检测装置700，包括：

接收解析模块710，用于接收高通量脑神经信号数据包，并解析数据包获取每个通道的脑神经信号数据；

并行检测模块720，用于为每个通道的脑神经信号数据配置一个计算单元，每个计算单元单独检测对应通道的脑神经信号数据中的锋电位信号，以实现多通道并行实时脑神经锋电位信号检测；

保留模块730，用于每一帧脑神经信号数据包检测完毕后，保留每个通道的脑神经信号数据的均方差和后一些脑神经信号点，用于下一帧脑神经信号数据包的锋电位信号检测。

需要说明的是，实施例提供的多通道并行实时脑神经锋电位信号检测装置在进行在线脑神经锋电位信号检测时，应以上述各功能模块的划分进行举例说明，可以根据需要将上述功能分配由不同的功能模块完成，即在终端或服务器的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，实施例提供的多通道并行实时脑神经锋电位信号检测装置与多通道并行实时脑神经锋电位信号检测方法实施例属于同一构思，其具体实现过程详见多通道并行实时脑神经锋电位信号检测方法实施例，这里不再赘述。

上述实施例提供的多通道并行实时脑神经锋电位信号检测方法和装置，通过解析数据包获取每个通道的脑神经信号数据后，为每个通道的脑神经信号数据配置一个计算单元，每个计算单元单独检测对应通道的脑神经信号数据中的锋电位信号，以实现多通道并行实时脑神经锋电位信号检测；同时具有的信息保存功能，即通过保留每个通道的脑神经信号数据的均方差和后一些脑神经信号点来用于下一帧脑神经信号数据包的锋电位信号检测，避免因为传输数据时的数据帧切割导致恰好出现在帧间位置的锋电位信号漏检，提升脑神经锋电位信号的检测准确性。

实施例还提供了一种多通道并行实时脑神经锋电位信号检测系统，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上执行的计算机程序，处理器执行计算机程序时实现上述多通道并行实时脑神经锋电位信号检测方法。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。具体应用时，计算处理器可以为中央处理器(CPU)、微处理器(MPU)、数字信号处理器(DSP)、或现场可编程门阵列(FPGA)。

以上所述的具体实施方式对本发明的技术方案和有益效果进行了详细说明，应理解的是以上所述仅为本发明的最优选实施例，并不用于限制本发明，凡在本发明的原则范围内所做的任何修改、补充和等同替换等，均应包含在本发明的保护范围之内。