具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在通讯领域中，频段指的是电磁波的频率范围，单位为Hz，按照频率的大小，可以分为：甚低频(VLF)3kHz～30kHz，对应电磁波的波长为甚长波100km～10km。低频(LF)30kHz～300kHz，对应电磁波的波长为长波10km～1km。中频(MF)300kHz～3000kHz，对应电磁波的波长为中波1000m～100m。高频(HF)3MHz～30MHz，对应电磁波的波长为短波100m～10m。甚高频(VHF)30MHz～300MHz，对应电磁波的波长为米波10m～1m。特高频(UHF)300MHz～3000MHz，对应电磁波的波长为分米波100cm～10cm。超高频(SHF)3GHz～30GHz，对应电磁波的波长为厘米波10cm～1cm。极高频(EHF)30GHz～300GHz，对应电磁波的波长为毫米波10mm～1mm。至高频300GHz～3000GHz，对应电磁波的波长为丝米波1mm～0.1mm。

随着电子电路技术和电子元器件封装技术的快速发展，人们对于电子产品的小型化提出了越来越高的要求。LTCC巴伦由于实现简单，成本低廉，结构紧凑，一致性好，噪声系数低等优点，成为目前无源巴伦的一种重要形式。在微波技术突飞猛进的发展中，已成为无源微波元件的主角之一，广泛应用在天线的馈电网络、差分放大器、平衡混频器等需要差分电路的系统中。

LTCC(low temperature co-fired ceramics，低温共烧陶瓷技术)是指将低温烧结陶瓷粉制成厚度精确而且致密的生瓷带，作为电路基板材料，在生瓷带上利用激光打孔、微孔注浆、精密导体浆料印刷等工艺制出所需要的图案导体，并将多个无源元件埋入其中，然后叠压在一起，在大约900℃烧结，制成三维电路网络的无源集成组件，也可制成内置无源元件的三维电路基板，在其表面可以贴装IC和有源器件，制成无源/有源集成的功能模块。

实施例一

请参考图1至图4，现对本发明实施例中的巴伦结构进行说明。该巴伦结构包括基体100、第一电感器L1、第二电感器L2、第三电感器L3和第四电感器L4。第一电感器L1、第二电感器L2、第三电感器L3和第四电感器L4均位于基体100的内部。

其中，基体100的外表面设置有不平衡信号端口P1、第一平衡信号端口P2、第二平衡信号端口P3、第一接地端口P4和第二接地端口P5。

具体地，不平衡信号端口P1、第一平衡信号端口P2、第二平衡信号端口P3、第一接地端口P4和第二接地端口P5可以是印制于或者粘贴于基体100的外表面。

第一电感器L1包括第一电感部L11和第二电感部L12。第二电感器L2位于基体100的内部，第二电感器L2包括第三电感部L21和第四电感部L22，不平衡信号端口P1、第一电感部L11、第二电感部L12、第三电感部L21和第四电感部L22依次串联。

第三电感器L3包括第五电感部L31和第六电感部L32，第一接地端口P4、第五电感部L31、第六电感部L32和第一平衡信号端口P2依次串联。第四电感器L4包括第七电感部L41和第八电感部L42，第二平衡信号端口P3、第七电感部L41、第八电感部L42和第二接地端口P5依次串联。

其中，第一电感部L11与第五电感部L31耦合，第二电感部L12与第六电感部L32耦合，第三电感部L21与第七电感部L41耦合，第四电感部L22与第八电感部L42耦合。

本发明提供的巴伦结构有益效果是：第一电感器L1、第二电感器L2、第三电感器L3和第四电感器L4均包括两个相串联的电感部，有效降低第一电感器L1至第四电感器L4的单个长度，最大化空间利用，进而降低巴伦结构的体积。

在特高频700MHz-1100MHz下，请参考图19，通带内插入损耗≤1.2dB。当通带频率为1100MHz时，插入损耗最大，为1.1935dB。请参考图20，幅度不平衡度≤0.90dB。当通带频率为1100MHz时，幅度不平衡度最大，为0.8265dB。请参考图21，相位不平衡度≤1.2°。当通带频率为1100MHz时，相位不平衡度最大，为1.2°。因此，该巴伦结构的插入损耗小、幅度和相位特性优良，解决了现有的巴伦结构不适用于特高频的技术问题，提高了相对带宽，相对带宽达到44％以上。

在一个实施例中，请参考图4，第一电感部L11、第五电感部L31、第二电感部L12和第六电感部L32沿基体100的高度方向Z错开分布，第一电感部L11和第二电感部L12之间通过第一孔导体210串联，第五电感部L31和第六电感部L32之间通过第二孔导体220串联。

其中，第一电感部L11与第五电感部L31相挨近，第二电感部L12与第六电感部L32相挨近，增强耦合度，且充分利用基体100的高度空间分布，有利于巴伦结构小型化。

类似地，第三电感部L21、第七电感部L41、第四电感部L22和第八电感部L42沿基体100的高度方向Z错开分布，第三电感部L21和第四电感部L22之间通过第三孔导体230串联，第七电感部L41和第八电感部L42之间通过第四孔导体240串联。

在其中一个实施例中，请参考图4，基体100包括多个依次层叠的介质膜片，多个介质膜片再通过依次层叠而形成基体100，具有体积小、加工工艺简单、成本低的优点。

其中，基体100的层叠方向为基体100的高度方向Z。

多个介质膜片包括沿层叠方向依次分布的第一屏蔽层C1、第二屏蔽层C2和第三屏蔽层C3。第一电感器L1和第三电感器L3位于第一屏蔽层C1和第二屏蔽层C2之间，有利于二者通过电感空间耦合将输入能量传输到输出端，且避免其他有源元件的干扰。第二电感器L2和第四电感器L4位于第二屏蔽层C2和第三屏蔽层C3之间，有利于二者通过电感空间耦合将输入能量传输到输出端，且避免其他有源元件的干扰。第一屏蔽层C1和第三屏蔽层C3能够隔绝外部信号的干扰，第二屏蔽层C2能够避免第一电感器L1和第二电感器L2之间耦合。

具体地，第一屏蔽层C1、第二屏蔽层C2和第三屏蔽层C3的图案导体两侧分别延伸至基体100的边缘，从而和分布于基体100的外表面的第一接地端口P4和第二接地端口P5电连接。

具体地，请结合图5和图17，第一屏蔽层C1的图案导体与第三屏蔽层C3的图案导体相同，屏蔽效果更好，并且用同一网版能够印制出第一屏蔽层C1和第二屏蔽层C2，有效减少成型过程所需网版，使成型工艺简单化。

可选地，第一屏蔽层C1、第二屏蔽层C2和第三屏蔽层C3均为屏蔽电容，三者共同实现在满足容量值大小的情况下缩小产品的体积，电容面积相同的情况下，三层结构的电容的容量值大约为两层结构的电容的容量值的两倍。

在其中一个实施例中，结合图4，第一电感部L11、第二电感部L12、第三电感部L21、第四电感部L22、第五电感部L31、第六电感部L32、第七电感部L41和第八电感部L42均为印制于介质膜片的平面螺旋电感，能实现最大化空间利用，且利用平面螺旋电感的寄生电容，有效缩短耦合线的长度。

可选地，请参考图8和图14，第二电感部L12和第四电感部L22的印制图案相同，采用同一个网版即能够印制第二电感部L12和第四电感部L22，能有效减少成型过程所需网版，使成型工艺简单化。

可选地，请参考图7和图15，第五电感部L31和第七电感部L41的印制图案相同，使成型工艺简单化。

可选地，请参考图9和图13，第六电感部L32和第八电感部L42的印制图案相同，同理，使成型工艺简单化。

本实施例中，参考图4，第一电感部L11、第五电感部L31、第二电感部L12和第六电感部L32沿基体100的层叠方向错开分布，第一电感部L11和第二电感部L12之间通过第一孔导体210串联，第五电感部L31和第六电感部L32之间通过第二孔导体220串联。第三电感部L21、第七电感部L41、第四电感部L22和第八电感部L42沿基体100的层叠方向错开分布，第三电感部L21和第四电感部L22之间通过第三孔导体230串联，第七电感部L41和第八电感部L42之间通过第四孔导体240串联。

在一种可能的示例中，第一电感部L11和第五电感部L31在层叠方向上的投影之间错开1μm～10μm。具体地，在第一电感部L11和第五电感部L31所在的介质膜片相同，请参考图6和图7，第一电感部L11的左侧距介质膜片的左边缘的距离比第五电感部L31的左侧距介质膜片的左边缘的距离小于或大于1μm～10μm。

相比第一电感部L11和第五电感部L31正对设计，错开设计有利于减弱二者之间的耦合度，从而减小基体100的高度尺寸。

在一种可能的示例中，请参考图8和图9，第二电感部L12和第六电感部L32在层叠方向上的投影之间错开1μm～10μm，以减弱二者之间的耦合度。

在一种可能的示例中，请参考图15和图16，第三电感部L21和第七电感部L41在层叠方向上的投影之间错开1μm～10μm，以减弱二者之间的耦合度。

在一种可能的示例中，请参考图13和图14，第四电感部L22和第八电感部L42在层叠方向上的投影之间错开1μm～10μm，以减弱二者之间的耦合度。

在其中一个实施例中，请参考图5，第一屏蔽层C1的印制图案中部镂空，第一屏蔽层C1的印制图案两侧延伸至基体100的边缘，以分别和第一接地端口P4、第二接地端口P5电连接。

其中，第一屏蔽层C1的镂空设计能够有效地减小平面尺寸，有利于巴伦结构小型化。并且，第一屏蔽层C1接地设计，能够减少第一电感器L1至第四电感器L4对地的寄生容量，从而使基体100的高度减少，体积减小，且减少所使用金属银浆。

需要说明的是，第一电感器L1至第四电感器L4、第一屏蔽层C1、第二屏蔽层C2、第三屏蔽层C3、以及下述的第一内电极P7、第二内电极P8均包括三层镀层，镀层从内到外依次为银镀层、镍镀层和锡镀层，如此，三层镀层结构能够保证产品的焊接可靠性。其中，银浆烧结温度860℃～900℃，银浆含银量85±5％，银层厚度10μm±3μm。

具体地，镂空孔的数量为四个，四个镂空孔关于第一屏蔽层C1的中心对称分布，以使第一屏蔽层C1的印制图案呈“田”字形。

在其中一个实施例中，请参考图11，第二屏蔽层C2的印制图案中部镂空，第二屏蔽层C2的印制图案两侧延伸至基体100的边缘，以分别和第一接地端口P4、第二接地端口P5电连接。第二屏蔽层C2将第一电感器L1、第三电感器L3与第二电感器L2、第四电感器L4隔离开，有利于调整相位一致性，提高相位不平衡度均匀一致性。

具体地，第二屏蔽层C2的印制图案具有多个镂空孔。

可选地，多个镂空孔呈行列式分布。比如，镂空孔的数量为32个，每一行8个镂空孔，一共4行。

可选地，镂空孔的形状为方形、圆形、三角形或梯形。

在其中一个实施例中，请参考图17，第三屏蔽层C3的印制图案中部镂空，第三屏蔽层C3的印制图案两侧延伸至基体100的边缘，以分别和第一接地端口P4、第二接地端口P5电连接。

可选地，第三屏蔽层C3的印制图案和第一屏蔽层C1的印制图案相同。

在其中一个实施例中，请参考图4、图9和图10，多个介质膜片中的一个印制有第一内电极P7，第一内电极P7的一端延伸至基体100的边缘，以和第一平衡信号端口P2电连接，第一内电极P7的另一端与第六电感部L32电连接。

如此，第六电感部L32通过第一内电极P7与第一平衡信号端口P2串联。第六电感部L32的印制图案的一端不必一定延伸至介质膜片的边缘，以和位于基体100外表面的第一平衡信号端口P2电连接，可以根据设计需要灵活设计，比如设计成与第八电感部L42的印制图案相同，以减少网版，简化生产工艺。

在其中一个实施例中，请参考图4、图12和图13，多个介质膜片中的一个印制有第二内电极P8，第二内电极P8的一端延伸至基体100的边缘，以和第二平衡信号端口P3电连接，第二内电极P8的另一端与第八电感部L42电连接。

类似地，第八电感部L42通过第二内电极P8与第二平衡信号端口P3串联，第八电感部L42的印制图案能够灵活设计。

在其中一个实施例中，结合图1和图4，第一电感部L11、第二电感部L12、第三电感部L21、第四电感部L22、第五电感部L31、第六电感部L32、第七电感部L41和第八电感部L42均为八分之一波长线。

如此，第一电感部L11和第二电感部L12串联组成的第一电感器L1为四分之一波长线。同理，第二电感器L2、第三电感器L3和第四电感器L4均为四分之一波长线，且能够沿层叠方向交错排布耦合进行能量传输，实现最大化空间利用。

在一种可能的示例中，请参考图2和图3，不平衡信号端口P1、第一平衡信号端口P2、第二平衡信号端口P3、第一接地端口P4、第二接地端口P5和空载端P6分别遍及基体100的顶面、沿层叠方向的某一侧面、基体100的底面而形成，大致呈有棱角的“C”字形，当然，形状不限于此。各端口相互错开。

在其中一个实施例中，请参考图2和图3，基体100为陶瓷基体100。

在其中一个实施例中，请参考图2，陶瓷基体100的介电常数为6～8。

在其中一个实施例中，陶瓷基体100的介质损耗因子tanα≤0.005。

具体地，上述基体100采用LTCC工艺的烧结温度860℃～900℃。

特别地，烧结温度可选为860℃、870℃、880℃、890℃或900℃。

其中，烧结温度如果高于900℃，则导致图案导体容易开裂，如果低于860℃，则未烧熟，不存在介电常数。本示例中，介电常数控制为6～8，满足特高频领域的使用要求。

特别地，陶瓷粉料的介电常数为6.0、6.5、7.0、7.5或8.0。

特别地，介质损耗因子tanα为0.001、0.002、0.003、0.004或0.005。

参见图2，基体100的长度尺寸X为1.8mm-2.5mm，宽度尺寸Y为1.0mm-1.5mm，高度尺寸Z为0.5mm-1.0mm。

本实施例中，请参考图19至图21，基于LTCC工艺的巴伦结构具有以下技术效果：

第一，基于LTCC工艺，将一个四分之一波长线拆分两个八分之一波长线并交叉处理，能够实现更低的频段，更低的插入损耗及更宽的带宽，降低巴伦结构对于加工误差的敏感度及复杂度。

第二，基于LTCC工艺实现的巴伦结构，拆分耦合线的形式可对幅度不平衡度进行调控，实现通带内均匀一致。

第三，基于LTCC工艺实现的巴伦结构，第一屏蔽层C1和第三屏蔽层C3采用田字格形式可以有效的减小宽度尺寸，利于实现小型化；第二屏蔽层C2镂空设计，镂空孔的大小、数量及分布位置可对相位不平度进行调控，相位不平衡度可实现通带内均匀一致或前高后低或前低后高。

实施例二

请参考图22，本发明还提供了一种上述巴伦结构的制造方法，方法包括以下步骤：

S100：请参考图6，提供第一膜片110，在第一膜片110的顶面印制第一电感部L11的图案导体。

具体地，第一电感部L11的一端延伸至第一膜片110的右侧下部，以和后续设置的不平衡信号端口P1串联，第一电感部L11的另一端位于第一膜片110的中部，以便后续通过第一孔导体210与第二电感部L12串联。

S200：请参考图7，在第一膜片110上叠放具有第一通孔121的第二膜片120，第一通孔121的位置与第一电感部L11的位置相对应，在第二膜片120上印制第五电感部L31的图案导体和金属填充第一通孔121。

其中，金属化后的第一通孔121与位于第一膜片110的第一电感部L11电连接。

可选地，第五电感部L31的一端延伸至第二膜片120的右侧中部，以和后续设置的第一接地端口P4串联，第五电感部L31的另一端位于第二膜片120的中部，以便与第六电感部L32串联。

S300：请参考图8，在第二膜片120上叠放具有第二通孔131和第三通孔132的第三膜片130，第二通孔131与第一通孔121连通，第三通孔132的位置与第五电感部L31的位置相对应，在第三膜片130上印制第二电感部L12的图案导体、并金属填充第二通孔131和第三通孔132，第二电感部L12与金属化的第二通孔131导通。

其中，金属化的第二通孔131和第二通孔131形成第一孔导体210，从而实现第二电感部L12与第一电感部L11串联。

可选地，第二电感部L12的一端延伸至第三膜片130的左侧下部，以和空载端P6串联。

S400：请参考图9，在第三膜片130上叠放具有第四通孔141的第四膜片140，第四通孔141与第三通孔132连通，在第四膜片140上印制第六电感部L32的图案导体和金属填充第四通孔141，第六电感部L32与金属化的第四通孔141导通。

其中，金属化的第四通孔141和第三通孔132形成第二孔导体220，以使第六电感部L32和第五电感部L31串联。

在一种可能的示例中，第六电感部L32的一端延伸至第四膜片140的边缘，以和第一平衡信号端口P2电连接。

在另一种可能的示例中，请参考图10，在步骤S400之后，还包括：在第四膜片140上叠放具有第九通孔1941的第十二膜片194，第九通孔1941的位置与第六电感部L32的位置相对应，在第十二膜片194上印制第一内电极P7和金属填充第九通孔1941，以使第一内电极P7通过金属化的第九通孔1941与第六电感部L32串联，第一内电极P7的另一端延伸至第十二膜片194的边缘，以和第一平衡信号端口P2电连接。

S500：请参考图13，在第四膜片140上叠放第五膜片150，在第五膜片150上印制第八电感部L42。

在一种可能的示例中，第八电感部L42的一端延伸至第五膜片150的边缘，以和第二平衡信号端口P3电连接。

在另一种可能的示例中，请参考图12，在步骤S500之前，还包括：提供第十三膜片195，在第十三膜片195上印制第二内电极P8，第五膜片150具有第十通孔151，并金属填充第十通孔151，第十通孔151的位置与第二内电极P8的位置相对应，以使第二内电极P8通过金属化的第十通孔151与第八电感部L42串联，第二内电极P8的另一端延伸至第十三膜片195的边缘，以和第二平衡信号端口P3电连接。

S600：请参考图14，在第五膜片150上叠放具有第五通孔161的第六膜片160，第五通孔161的位置与第八电感部L42的位置相对应，在第六膜片160上印制第四电感部L22的图案导体和金属填充第五通孔161。

S700：请参考图15，在第六膜片160上叠放具有第六通孔171和第七通孔172的第七膜片170，第六通孔171与第五通孔161连通，第七通孔172的位置与第四电感部L22的位置相对应，在第七膜片170上印制第七电感部L41的图案导体、并金属填充第六通孔171和第七通孔172，第七电感部L41与金属化后的第六通孔171导通。

其中，金属化的第五通孔161和第六通孔171形成第四孔导体240，第七电感部L41通过第四孔导体240与第八电感部L42串联。

S800：在第七膜片170上叠放具有第八通孔181的第八膜片180，第八通孔181与第七通孔172连通，在第八膜片180上印制第三电感部L21的图案导体和金属填充第八通孔181，第三电感部L21与金属化后的第八通孔181导通。

其中，金属化的第七通孔172和第八通孔181形成第三孔导体230，第三电感部L21通过第三孔导体230与第四电感部L22串联。

S900：第一膜片110至第八膜片180组成基体100，在基体100的外表面设置不平衡信号端口P1、第一平衡信号端口P2、第二平衡信号端口P3、第一接地端口P4和第二接地端口P5，其中，不平衡信号端口P1与第一电感部L11导通，第一平衡信号端口P2与第六电感部L32导通，第二平衡信号端口P3与第七电感部L41导通，第一接地端口P4与第五电感部L31导通，第二接地端口P5与第八电感部L42导通。

本方法制得的巴伦结构有益效果是：第一电感器L1、第二电感器L2、第三电感器L3和第四电感器L4均包括两个相串联的电感部，有效降低第一电感器L1至第四电感器L4的单个长度，最大化空间利用，进而降低巴伦结构的体积。

在特高频700MHz-1100MHz下，请参考图19，通带内插入损耗≤1.2dB。当通带频率为1100MHz时，插入损耗最大，为1.1935dB。请参考图20，幅度不平衡度≤0.90dB。当通带频率为1100MHz时，幅度不平衡度最大，为0.8265dB。请参考图21，相位不平衡度≤1.2°。当通带频率为1100MHz时，相位不平衡度最大，为1.2°。因此，该巴伦结构的插入损耗小、幅度和相位特性优良，解决了现有的巴伦结构不适用于特高频的技术问题，提高了相对带宽，相对带宽达到44％以上。

在一个实施例中，上述方法还包括以下步骤：

S001：请参考图5，在步骤S100之前，提供第九膜片191，在第九膜片191上印制第一屏蔽层C1的图案导体。在步骤S100中，第一膜片110叠放在第九膜片191上。

其中，第一屏蔽层C1的图案导体两侧分别延伸至第九膜片191的左右两侧的中部，以和第一接地端口P4、第二接地端口P5电连接。

具体地，第一屏蔽层C1的图案导体为电容器。

具体地，第一屏蔽层C1的图案导体具有镂空孔。比如，第一屏蔽层C1的图案导体呈田字形。

S002：请参考图11，在步骤S400和S500之间，叠放第十膜片192，在第十膜片192上印制第二屏蔽层C2的图案导体。第十膜片192位于第四膜片140和第五膜片150之间。

其中，第二屏蔽层C2的图案导体两侧分别延伸至第十膜片192的左右两侧的中部，以和第一接地端口P4、第二接地端口P5电连接。

具体地，第二屏蔽层C2的图案导体为电容器。

具体地，第二屏蔽层C2的图案导体具有镂空孔。比如，第二屏蔽层C2具有多个行列式分布的镂空孔。

S003：请参考图17，在步骤S800之后，在第八膜片180上叠放第十一膜片193，在第十一膜片193上印制第三屏蔽层C3的图案导体。

其中，第三屏蔽层C3的图案导体两侧分别延伸至第十一膜片193的左右两侧的中部，以和第一接地端口P4、第二接地端口P5电连接。

具体地，第三屏蔽层C3的图案导体为电容器。

具体地，第三屏蔽层C3的图案导体具有镂空孔。比如，第一屏蔽层C1的图案导体呈田字形。

具体地，第三屏蔽层C3的图案导体和第一屏蔽层C1的图案导体相同。

进一步地，请参考图18，在步骤S003之后，在第十一膜片193上叠放第十四膜片196，在第十四膜片196上印制标识1961。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。