光电突触器件阵列及其制备方法、图像处理设备

文档序号:393660 发布日期:2021-12-14 浏览:27次 >En<

阅读说明:本技术 光电突触器件阵列及其制备方法、图像处理设备 (Photoelectric synapse device array, preparation method thereof and image processing equipment ) 是由 程传同 张恒杰 黄北举 张欢 陈润 黄宇龙 陈弘达 于 2021-09-16 设计创作,主要内容包括:本公开提供了一种光电突触器件阵列及其制备方法、图像处理设备,该光电突触器件阵列包括:底电极;依次叠设于底电极上的P型半导体层、N型半导体层、光吸收层以及透明的顶电极;其中,顶电极与底电极保持垂直交叉结构,每个交叉点形成一个单独的光电突触器件单元。(The present disclosure provides a photoelectric synapse device array, a method for manufacturing the same, and an image processing apparatus, the photoelectric synapse device array including: a bottom electrode; the P-type semiconductor layer, the N-type semiconductor layer, the light absorption layer and the transparent top electrode are sequentially stacked on the bottom electrode; wherein the top electrode and the bottom electrode maintain a vertical crossing structure, and each crossing point forms a single photoelectric synapse device unit.)

光电突触器件阵列及其制备方法、图像处理设备

技术领域

本公开涉及光电突触器件领域,具体涉及一种光电突触器件阵列及其制备方法、图像处理设备。

背景技术

现有的成像技术是基于图形成像、数据存储和信息处理三步式的任务处理过程。但是,图形成像、数据存储和信息处理这三步在传统的设备中都要经过电路总线进行多次传输,这使得图像处理过程在效率和功耗方面存在着很多问题。

随着人工突触的研究,相关技术中尝试将忆阻器和光电突触结合进行图像处理,以提高图像处理过程的效率以及降低功耗。

目前,一种相关技术是采用两端的忆阻器和光电突触解决图形处理过程中的效率和功耗问题,但是两端器件的最主要的问题是电路中漏电流的串扰问题。为了解决电路中漏电流的串扰问题,另一相关技术中采用的是在忆阻器或光电突触的交叉阵列中,将每个突触器件串联一个晶体管或二极管或选通管,这样虽然解决了阵列中漏电流的串扰问题,但是串联多余的器件却增加了工艺的复杂程度。

发明内容

有鉴于此,本公开提供了一种光电突触器件阵列及其制备方法、图像处理设备,以至少部分解决以上所提出的技术问题。

根据本公开的一个方面,提供了一种光电突触器件阵列,包括:

底电极;

依次叠设于底电极上的P型半导体层、N型半导体层、光吸收层以及透明的顶电极;

其中,顶电极与底电极保持垂直交叉结构,每个交叉点形成一个单独的光电突触器件单元。

根据本公开的实施例,底电极采用功函数大于5eV的惰性金属。

根据本公开的实施例,P型半导体层采用带缺陷的P型半导体薄膜材料;和/或N型半导体层采用带缺陷的N型半导体薄膜材料。

根据本公开的实施例,P型半导体层的材料包括NiOy、IrO2、Co2O3、Rh2O3或MnO2;和/或N型半导体层的材料包括WO3-z、VO2、MoO3、Nb2O5或TiO2,其中,y≥1,3>z≥0。

根据本公开的实施例,光吸收层采用具有半导体工艺兼容的光敏材料。

根据本公开的实施例,光吸收层的材料包括Si、SiC、GaN或ITOx,其中x>1。

根据本公开的实施例,顶电极的材料包括ITO或FTO。

根据本公开的实施例,所述光电突触器件阵列还包括:衬底,底电极设于衬底的表面。

根据本公开的另一方面,提供了一种光电突触器件阵列的制备方法,包括:

在衬底上制备底电极;

将底电极置于缺氧状态下沉积P型半导体层;

在P型半导体层上形成N型半导体层;

在N型半导体层上形成光吸收层;

在光吸收层的表面形成透明的顶电极,以获取光电突触器件阵列;其中,顶电极与底电极保持垂直交叉结构,每个交叉点形成一个单独的光电突触器件单元。

根据本公开的又一方面,提供了一种图像处理设备,该图像处理设备包括如上所述的光电突触器件阵列。

本公开的技术方案至少具有如下优点:

(1)本公开通过利用底电极、N型半导体层、P型半导体层堆垛多层势垒区,使光电突触器件具有自整流特性,这样的单向导通器件能够在阵列中阻止反向电流流通,从而抑制漏电流导致的串扰现象。

(2)本公开通过增加光吸收层,使得光电突触器件单元具有光学可调的特性。基于光吸收层的光敏特性,可增加光电突触器件单元内部的导电离子,从而实现电导态可调的记忆器件。另外,本公开通过对光电突触器件阵列施加光学信号可使所照射到的光电突触器件单元的电导增强,并且在施加反向电压下可进行擦除,从而实现了突触地兴奋和抑制。通过光信号和电信号可以对光电突触器件单元实施精确控制,有效提高了光电突触器件单元的稳定性和重复性。

(3)本公开中基于堆垛结构的光电突触器件阵列,制作工艺简单,而且光电突触器件单元尺寸可以设计得更小,更有利于集成。

(4)本公开中的光电突触器件阵列可实现光学成像、信息存储和信息处理和电学擦除的全部功能,通过光电突触器件单元组成的阵列可实现感存算一体化,使图像探测和处理的效率和功耗大大提高,使芯片的运算能力进一步增强,这为光电突触芯片的设计提供了一种可行性方案,为感存算一体化的视觉神经网络器件提供了一种新思路。

附图说明

图1A是本公开一较佳实施例的光电突触器件阵列结构的正视图;

图1B是本公开一较佳实施例的光电突触器件阵列结构的俯视图;

图2是本公开一较佳实施例的光电突触器件阵列的制备方法的流程图;

图3是本公开一较佳实施例中光电突触器件单元在有光照和无光照条件下,正负电压扫描的电流-电压特性曲线的预期结果;

图4是本公开一较佳实施例中光电突触器件单元在单个光信号照射之后的电流-时间变化过程(记忆特性)的预期结果;

图5是本公开一较佳实施例中光电突触器件单元在多个光信号写入之后用负向电压擦除的预期结果;

图6A是本公开一较佳实施例的光电突触器件阵列中光电突触器件单元在光照作用下的工作原理示意图;

图6B是本公开一较佳实施例的光电突触器件阵列中光电突触器件单元在光照作用下的能带机理示意图;

图7A是本公开一较佳实施例的光电突触器件阵列中光电突触器件单元在反向电压作用下的工作原理示意图;

图7B是本公开一较佳实施例的光电突触器件阵列中光电突触器件单元在反向电压作用下的能带机理示意图;

图8是本公开一较佳实施例的光电突触器件阵列中光电突触器件单元之间阻断串扰过程的示意图;

图9是本公开一较佳实施例的光电突触器件阵列在光学成像、信息存储和信息处理过程的示意图。

附图标记说明:

1:衬底;2:底电极;3:P型半导体层;

4:N型半导体层;5:光吸收层;6:顶电极;

(a,a)、(b,a)、(b,b)、(a,b):表示第i行第j(i,j=a或b)列的光电突触器件单元;

100:光电突触器件阵列;200:透镜组;A:图像。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本公开,并不用于限定本公开。此外,下面所描述的本公开各个实施方式中所描述的技术特征只要彼此之间未构成冲突就可以相互组合。

需要说明的是,在附图或说明书描述中,相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式,为所属技术领域中普通技术人员所知的形式。另外,虽然本文可提供包含特定值的参数的示范,但应了解,参数无需确切等于相应的值,而是可在可接受的误差容限或设计约束内近似于相应的值。此外,以下实施例中提到的方向用语,例如“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”等,仅是参考附图的方向。因此,使用的方向用语是用来说明并非用来限制本公开。

正如背景技术所介绍的,相关技术中为了解决电路漏电流串扰的问题,将每个突触器件串联一个晶体管或二极管或选通管,这样虽然解决了阵列中漏电流的串扰问题,但是串联多余的器件必定是增加了工艺的复杂程度。鉴于此,本公开提供一种光电突触器件阵列、光电突触器件阵列的制备方法以及应用该光电突触器件阵列的图像处理设备。

图1A和图1B分别示出了本公开一较佳实施例的光电突触器件阵列结构的正视图和俯视图。应当理解,图1A和图1B中示出的光电突触器件阵列结构仅是示例性的,以便于本领域技术人员理解本公开的方案,并非意在限定本公开的保护范围。在其他一些实施例中,上述光电突触器件阵列中各层材料、尺寸、形状等等可以根据实际情况选择,在此不做限定。

请一并查阅图1A和图1B所示,光电突触器件阵列包括衬底1、设于衬底1上的横杆状的底电极2以及依次叠设于横杆状的底电极2上的P型半导体层3、N型半导体层4、光吸收层5以及透明的顶电极6。其中,顶电极6呈横杆状,且与底电极2保持垂直交叉结构,则每个交叉点形成一个单独的光电突触器件单元(例如图1B中虚线所示部分)。

在本公开实施例中,衬底1具有良好的绝缘性能,衬底1的材料例如可以采用石英、Si/SiO2、柔性聚酰亚胺(PI)或聚对苯二甲酸乙二醇酯(PET),等等。

在本公开实施例中,横杆状的底电极2为功函数较高(例如功函数大于5eV)的惰性金属,例如,底电极2的材料可以采用Pt或Au,其厚度例如可以为30~50nm。

在本公开实施例中,P型半导体层3采用带缺陷的P型半导体薄膜材料,例如可以为NiOy(y≥1)、IrO2、Co2O3、Rh2O3或MnO2,P型半导体层3的厚度例如可以为50~300nm。

在本公开实施例中,N型半导体层4采用带缺陷的N型半导体薄膜材料,例如可以为WO3-z(其中3>z≥0)、VO2、MoO3、Nb2O5或TiO2,N型半导体层4的厚度例如可以为50~200nm。

在本公开实施例中,光吸收层5采用具有半导体工艺兼容的光敏材料,光吸收层5的材料例如包括Si、SiC、GaN、ITOx(x>1),光吸收层5的厚度例如可以为10~80nm。

在本公开实施例中,顶电极6采用透明度和导电率较高的透明电极材料,这样便于光吸收层5具有较高的光吸收,通过增加光吸收层,可使得光电突触器件单元具有光学可调的特性。

在本公开实施例中,基于光吸收层5的光敏特性,可增加光电突触器件单元内部的导电离子,从而实现电导态可调的记忆器件。另外,本公开通过对光电突触器件阵列施加光学信号可使所照射到的光电突触器件单元的电导增强,并且在施加反向电压下可进行擦除。

在本公开实施例中,顶电极6的材料例如包括ITO或FTO,其中,顶电极6厚度例如为100~200nm。

需要说明的是,上述对于光电突触器件阵列中各层材料、尺寸等等的说明仅是示例性的,以便于本领域技术人员理解本公开的方案,并非意在限定本公开的保护范围。在其他一些实施例中,上述光电突触器件阵列中各层材料、尺寸等等可以根据实际情况选择,在此不做限定。

在本公开实施例中,通过利用底电极、N型半导体层、P型半导体层堆垛多层势垒区,使光电突触器件单元具有自整流特性,这样的单向导通器件能够在阵列中阻止反向电流流通,从而抑制漏电流导致的串扰现象。

另外,本公开实施例中的基于堆垛结构的光电突触器件阵列,其制作工艺简单,克服了现有技术中为解决阵列中漏电流的串扰问题而导致器件工艺复杂度高、制作难度大的缺陷。此外,本公开中基于堆垛结构的光电突触器件单元,尺寸可以设计得更小,更有利于集成。

本公开实施例中的光电突触器件阵列可实现光学成像、信息存储和信息处理和电学擦除的全部功能,通过光电突触器件单元组成的阵列可实现稳定的感知、记忆效应和矩阵运算能力(感存算一体化),使图像探测和处理的效率和功耗大大提高,使芯片的运算能力进一步增强,这为光电突触芯片的设计提供了一种可行性方案,为感存算一体化的视觉神经网络器件提供了一种新思路。

图2是本公开一较佳实施例的光电突触器件阵列的制备方法的流程图。

下面将结合具体的实施例对图1A中的光电突触器件阵列的制备过程进行详细说明,应当理解,以下说明仅是示例性的,以帮助本领域技术人员更好地理解本公开的方案,并非用以限定本公开的保护范围。

本公开提供了一种光电突触器件阵列的制备方法,包括如下步骤:

S210,在衬底上制备底电极。

具体地,选择一衬底,例如单面抛光的Si/SiO2衬底,先用浓硫酸和过氧化氢的混合溶液清洗30min,然后依次使用丙酮、乙醇、去离子水分别在75%的功率超声振荡5min,随后用氮气吹干,以对衬底的表面进行清洁处理。

在清洁处理后的衬底上通过光刻、直流溅射工艺和剥离工艺制备横杆状的底电极。其中:

光刻工艺具体包括如下操作:在衬底上旋涂负胶(转速例如为6000rpm,20s),然后经过前烘(例如110℃,2min)、紫外曝光(例如300W,30s)、后烘(例如100℃,2min)以及显影(例如2min,30s)操作,显影之后,在衬底上暴露出横杆状图形,即栅极图形。

直流溅射工艺包括如下操作:使用惰性金属例如Pt制作横杆状的底电极(即栅极),由于横杆状的底电极可能与SiO2或石英衬底黏附性不强,因此,在溅射金属Pt之前先溅射一层例如5~10nm厚度的Ti作为黏附层,以保证横杆状的底电极可以正常黏附在衬底上。随后蒸发例如50nm金属Pt,以在衬底上制备横杆状的底电极,其中,沉积功率例如为300W,真空度例如为0.8mTorr。

剥离工艺包括如下操作:在丙酮中浸泡上步骤制作的薄膜样品30min,冲洗或者超声以辅助剥离,最后用氮气枪进行干燥。

S220,将底电极置于缺氧状态下沉积P型半导体层。

本步骤依次通过光刻工艺和磁控溅射工艺实现。其中:

光刻工艺具体包括如下操作:在衬底上旋涂负胶(转速6000rpm,20s),然后经过前烘(例如110℃,2min)、紫外曝光(例如300W,30s)、后烘(例如100℃,2min)以及显影(2min,30s),显影之后暴露出来的图形即P型半导体层的图形。

磁控溅射P型半导体层具体包括:例如使用200W的功率,射频溅射纯度为99.99%的Ni靶材,以氩气和氧气比例例如为30∶4,并且真空度为0.5mTorr的条件下进行磁控溅射,最终制得的P型半导体层厚度例如为50~300nm。

S230,在P型半导体层上形成N型半导体层。

本步骤通过磁控溅射工艺实现,例如使用300W的功率,射频溅射纯度为99.99%的W靶材,以氩气和氧气比例例如为20∶6,并且真空度为0.5mTorr的条件下进行磁控溅射,最终制得的N型半导体层厚度例如为50~200nm。

S240,在N型半导体层上形成光吸收层。

通过磁控溅射工艺制备光吸收层,具体地,使用200W的功率,射频溅射纯度为99.99%的ITO靶材,在氩气和氧气比例为50∶20,并且真空度为0.5mTorr、温度为100℃下进行磁控溅射,最终制得的高氧化程度的ITOx材料作为光吸收层,其厚度例如为10~80nm。

在光吸收层制成之后,需进行剥离工艺将上述三层材料剥离,具体地,在丙酮中浸泡上步骤制作的薄膜样品30min,冲洗或者超声以辅助剥离,最后用氮气枪进行干燥。

S250,在光吸收层的表面形成透明的顶电极,以获取光电突触器件阵列,其中,顶电极与底电极保持垂直交叉结构,每个交叉点形成一个单独的光电突触器件单元。

本步骤可以依次通过光刻、磁控溅射和剥离工艺实现。其中:

光刻工艺具体包括:在衬底上旋涂负胶(例如转速6000rpm,20s),然后经过前烘(例如110℃,2min)、紫外曝光(例如300W,30s)、后烘(例如100℃,2min)以及显影(2min,30s),在衬底上制备出光刻图形,显影后暴露出横杆状的顶电极图形。

随后通过磁控溅射工艺制备透明横杆状的顶电极,具体地,使用200W的功率,直流溅射纯度为99.99%的ITO靶材,在氩气和氧气比例为50∶5,并且真空度为0.5mTorr、温度为100℃下进行磁控溅射,最终制得的透明的横杆状顶电极的厚度均为100~200nm。

最终,进行剥离工艺,具体地,在丙酮中浸泡上步骤制作的薄膜样品30min,冲洗或者超声以辅助剥离,然后用氮气枪进行干燥,最终制备得到基于堆垛结构的光电突触器件阵列。

需要说明的是,上述各步骤中示出的工艺方法、工艺参数、各层的尺寸和厚度等等只是示例性说明,本公开实施例的方案并不限于此。例如,在其他一些实施例中,步骤S210中,横杆状的底电极制备过程中也可以采用真空蒸镀代替上述磁控溅射底电极的过程,具体的真空蒸镀过程可以根据实际需要进行控制,只要能够形成横杆状的底电极即可。

为了使本领域技术人员能够更加清楚地了解本公开的技术方案,以下将结合具体的实施例以及图3~图9对本公开实施例的光电突触器件阵列的优势进行详细说明。应当理解,以下说明仅是示例性的,以帮助本领域技术人员理解本公开的方案,并非用以限定本公开的保护范围。

实施例:

在本实施例中,采用如图1A和图1B所示的光电突触器件阵列结构,具体地,光电突触器件阵列包括衬底1、横杆状的底电极2、依次叠设于底电极2上的P型半导体层3、N型半导体层4、光吸收层5以及透明的横杆状的顶电极6。各层材料分别为:衬底1为Si/SiO2、横杆状的底电极2为Ti/Pt、P型半导体层3为NiOy、N型半导体层4为WO3-z、光吸收层5为高氧化程度的ITOx材料、横杆状的顶电极6为ITO。基于上述结构,最终形成光电突触器件阵列(Pt/NiOy/WO3-z/ITOx/ITO),其中每个交叉点形成一个单独的光电突触器件单元(Pt/NiOy/WO3-z/ITOx/ITO)。

在本实施例中,对光电突触器件阵列(Pt/NiOy/WO3-z/ITOx/ITO)进行了不同特性和应用的测试,以下将结合图3~图9来进行说明。

图3示出了光电突触器件单元(Pt/NiOy/WO3-z/ITOx/ITO)在有光照和无光照条件下,正负电压扫描的电流-电压特性曲线的预期结果。

如图3所示,在无光照环境下,光电突触器件单元中是存在整流效应的IV回线的,而在有光照的情况下,光电突触器件单元的正向电流迅速增大,但负向电流仍处于截止状态,由此可知,在有光照和无光照的环境下光电突触器件单元都有明显的整流特性。

图4示出了光电突触器件单元(Pt/NiOy/WO3-z/ITOx/ITO)在单个光信号照射之后的电流-时间变化过程(记忆特性)的预期结果。

如图4所示,通过对光电突触器件阵列中的光电突触器件单元的电流进行监控,可以测出光电突触器件单元是否在正常工作。当使用单个脉冲光照之后,光电突触器件单元的电导态增加到一个较高的电导状态;撤去光照之后,光电突触器件单元的电流仍然能够保持在原有的高导态上,由此可以证明本实施例中的光电突触器件单元拥有良好的记忆特性。

图5示出了光电突触器件单元(Pt/NiOy/WO3-z/ITOx/ITO)在多个光信号写入之后用负向电压擦除的预期结果。

如图5所示,本实施例通过对光电突触器件阵列中的光电突触器件单元进行多次光学写入和电学擦除,可以实现多脉冲多循环的擦写操作。由此可知,本实施例通过光信号和电信号可以对光电突触器件单元实施的精确控制,有效提高了光电突触器件单元的稳定性和重复性。

图6A和图6B分别是光电突触器件单元(Pt/NiOy/WO3-z/ITOx/ITO)在光照作用下的工作原理示意图以及在光照作用下的能带机理示意图。

如图6A所示,在光电突触器件单元的底电极上施加正向较小的读电压,则光照可以使光吸收层产生光生电子,电子向下迁移会产生向上的光电流。

如图6B所示,对应于图6A,在正向读电压作用下,P型半导体层和N型半导体层形成的异质结和金半接触的势垒都会降低,这样有利于光生电子和负电荷的离子迁移,从而改变了光电突触器件单元的电导性能。

图7A和图7B分别是光电突触器件单元(Pt/NiOy/WO3-z/ITOx/ITO)在反向电压作用下的工作原理示意图以及在反向电压作用下的能带机理示意图。

如图7A所示,在光电突触器件单元的顶电极上施加较大的操作正电压时,电流被抑制,不能产生向下的电流。

如图7B所示,对应于图7A,由于势垒在负电压下不断增高,电子不能顺利地从底电极流向顶电极,负电荷都被势垒阻挡,因此没有电流流过。

图8示出了光电突触器件阵列中光电突触器件单元之间阻断串扰过程的示意图。

请参阅图8,图中(a,a)表示第a行第a列的光电突触器件单元,(b,a)、(b,b)与(a,b)具有类似的定义,在此不再赘述。

假设(a,a)光电突触器件单元周围的光电突触器件单元都是高导态器件,在对(a,a)光电突触器件单元进行光写入操作时,会有正向电流流向顶电极,然而在附近的(b,a)、(b,b)与(a,b)光电突触器件单元虽然也是高导态,但是由于整流特性,电流不会流过(b,b)位置的光电突触器件单元,因此就阻断了漏电流串扰的形成,从而避免了器件电导态的误读。

图9是本公开实施例的光电突触器件阵列在光学成像、信息存储和信息处理过程的示意图。

请参阅图9所示,图像A经过透镜组200处理之后传输给光电突触器件阵列100。通过读电压(Vread),可以测出光电突触器件单元的电导状态,并且由于光电突触器件单元的电导状态记忆特性,经过光写入的光电突触器件阵列可以通过电学脉冲进行的矩阵运算。

本公开实施例中的光电突触器件阵列可实现光学成像、信息存储和信息处理和电学擦除的全部功能,通过器件单元组成的阵列可实现感存算一体化,使图像探测和处理的效率和功耗大大提高,使芯片的运算能力进一步增强,这为光电突触芯片的设计提供了一种可行性方案,为感存算一体化的视觉神经网络器件提供了一种新思路。

本公开的另一方面还提供了一种图像处理设备,该图像处理设备包括以上描述的光电突触器件阵列的全部技术特征,也即具有上述全部技术特征带来的技术效果,在此不再赘述。

综上所述,本公开提供了一种光电突触器件阵列及其制备方法、图像处理设备。该光电突触器件阵列通过利用底电极、N型半导体层、P型半导体层堆垛多层势垒区,使光电突触器件单元具有自整流特性,这样的单向导通器件能够在阵列中阻止反向电流流通,从而抑制漏电流导致的串扰现象。

另外,本公开中的光电突触器件阵列可实现光学成像、信息存储和信息处理和电学擦除的全部功能,通过光电突触器件单元组成的阵列可实现感存算一体化,使图像探测和处理的效率和功耗大大提高,使芯片的运算能力进一步增强,这为光电突触芯片的设计提供了一种可行性方案,为感存算一体化的视觉神经网络器件提供了一种新思路。

以上所述的具体实施例,对本公开的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本公开的具体实施例而已,并不用于限制本公开,凡在本公开的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。

16页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:一种基于铁电PN结的光电器件及其制备方法

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!

技术分类