一种基于离子栅MoS2晶体管的不平衡三值逻辑门的实现方法
阅读说明：本技术 一种基于离子栅MoS2晶体管的不平衡三值逻辑门的实现方法 (MoS based on ion grid2Method for realizing unbalanced three-value logic gate of transistor ) 是由 杨玉超 刘昌� 袁锐 黄如 于 2021-09-16 设计创作，主要内容包括：本发明公开了一种基于离子栅MoS-(2)晶体管的不平衡三值逻辑门的实现方法,利用正脉冲引起的离子栅MoS-(2)晶体管的源漏电流值差异区分不同逻辑信号组合,实现了不平衡三值逻辑门。对于单个栅门调控,向栅极施加三个不同幅度的电压,可以测量出三个不同大小的源漏电流值,然后通过与参考电流值比较,实现了标准三值反相器、正三值反相器和负三值反相器。对于栅门和漏门组合调控,向栅极和漏极分别施加三个不同幅度的电压组合,可以测量出九个不同幅度的源漏电流值,然后通过与参考电流值比较,实现了三值与门、三值与非门、三值或门、三值或非门、三值异或门和三值异或非门逻辑。本发明为建立三值逻辑电路提供了新的见解,并有助于开发三值系统结构。(The invention discloses an ion grid based MoS 2 Method for realizing unbalanced ternary logic gate of transistor by using ion grid MoS caused by positive pulse 2 The source-drain current value difference of the transistor distinguishes different logic signal combinations, and the unbalanced three-value logic gate is realized. For single gate regulation, three voltages with different amplitudes are applied to a gate, three source-drain current values with different sizes can be measured, and then the three source-drain current values are compared with a reference current value, so that a standard three-value inverter, a positive three-value inverter and a negative three-value inverter are realized. For gate and drain combination regulation, three voltage combinations with different amplitudes are respectively applied to the gate and the drain, and nine can be measuredAnd comparing the source-drain current values with different amplitudes with the reference current value to realize the logic of a three-value AND gate, a three-value NAND gate, a three-value OR gate, a three-value NOR gate, a three-value XOR gate and a three-value XOR gate. The invention provides new insights for establishing the three-value logic circuit and is beneficial to developing a three-value system structure.)
技术领域
本发明属于新型计算技术领域，具体涉及一种基于离子栅MoS2晶体管的不平衡三值逻辑门的实现方法。
背景技术
人脑可以进行一些复杂的计算，如在现代数字系统中占有非常重要地位的布尔逻辑运算。传统的数字系统使用具有两个可能值0(假)和1(真)的二进制逻辑。然而，人脑处理信息的方式更像是一个三值系统，而非二值系统。三值逻辑起源于1840年，英国发明家Thomas Fowler首先介绍了一种使用三元逻辑系统进行计算的方法，之后Sergei Sobolev和Nikolay Brusentsov在1950年代开发了一种名为“SETUN”的基于三值逻辑的计算机。与二值逻辑不同，三值逻辑有两种主要的表现类型，即平衡(-1，0，1)和不平衡(-2，-1，0或0，1，2)三值逻辑系统，用于代表“假”、“未知”和“真”。与二值逻辑系统相比，三值逻辑具有很多优点，它可以单线传递更多信息，有助于减少电路的互连。因此，三值逻辑增加了信息密度，有助于降低电路复杂度，提高数字系统的能效。由于其优越的性能，三值系统已被用于增强模糊逻辑和人工智能相关领域的计算性能。最近，一些新器件由于其优异的特性开始被用于实现三值逻辑，例如碳纳米管场效应晶体管、电阻式阻变存储器和二维材料器件。
二维材料具有原子尺度的厚度、没有悬空键和增强的静电控制等优点，这对于开发缩放型器件和电路至关重要，尤其是作为通道材料用于晶体管。人脑处理信息的方式基本上更像是三值逻辑而不是二值逻辑。因此，需要能够有效实现三值逻辑的器件。基于二维材料MoS2的晶体管的电导可以通过不同的电压输入很容易实现多种状态。因此，MoS2晶体管成为实现三值逻辑的有力候选者。
发明内容
为了有助于开发三值逻辑系统的结构，本发明提供了一种基于离子栅MoS2晶体管的不平衡三值逻辑门的实现方法。
本发明所述的离子栅MoS2晶体管包括沟道层、源极、漏极、栅极和栅介质层，其中，沟道层为MoS2二维材料，源极和漏极位于沟道层两端并与沟道层连接；栅极位于沟道层的侧边，与沟道层不直接接触；栅介质层覆盖在栅极和源漏之间的沟道层上方，所述栅介质层为聚合物电解质。
本发明利用正脉冲引起的所述离子栅MoS2晶体管的源漏电流值差异实现了不平衡三值逻辑门，区分了不同逻辑信号组合下的源漏电流值。对于单个栅门调控，通过向顶栅电极施加三个不同幅度的电压，可以测量出三个不同大小的源漏电流值，然后通过与参考电流值比较，我们实现了标准三值反相器(STI)、正三值反相器(PTI)和负三值反相器(NTI)。对于栅门和漏门组合调控，通过向顶栅电极和漏电极分别施加三个不同幅度的电压组合，可以测量出九个不同幅度的源漏电流值，然后与参考电流值比较，我们实现了三值与门(TAND)、三值与非门(TNAND)、三值或门(TOR)、三值或非门(TNOR)、三值异或门(TXOR)和三值异或非门(TXNOR)逻辑。
具体的，对于单个栅门调控的方式，在漏极上施加恒定的电压脉冲，输入为施加到栅极上的电压脉冲信号V0，输出是源漏电流值Ids；在栅极施加三个不同幅度的电压脉冲信号V00、V01和V02，其中V00<V01<V02，分别对应于输入的逻辑信号0、1和2，则输出三个不同幅度的源漏电流值Ids1、Ids2和Ids3，Ids1<Ids2<Ids3；如下设置三值反相器：
1)正三值反相器(PTI)：设定参考电流I2，且Ids2<I2<Ids3，在栅极上施加V00和V01时，产生的源漏电流值小于I2，认定输出为“2”；在栅极上施加V02时，产生的源漏电流值大于I2，认定输出为“0”；
2)负三值反相器(NTI)：设定参考电流I1，且Ids1<I1<Ids2，在栅极上施加V01和V02时，产生的源漏电流值大于I1，认定输出为“0”；在栅极上施加V00时，产生的源漏电流值小于I1，认定输出为“2”；
3)标准三值反相器(STI)：设定参考电流I1和I2，且Ids1<I1<Ids2<I2<Ids3，在栅极上施加V00时，产生的源漏电流值小于I1，认定输出为“2”；在栅极上施加V01时，产生的源漏电流值大于I1而小于I2，认定输出为“1”；在栅极上施加V02时，产生的源漏电流值大于I2，认定输出为“0”。
对于栅门和漏门组合调控的方式，输入为分别施加到漏极和栅极上的电压脉冲信号V1和V2，输出是源漏电流值Ids；在漏极施加三个不同幅度的电压脉冲信号V10、V11和V12，其中V10<V11<V12，分别对应于输入的逻辑信号0、1和2；在栅极施加三个不同幅度的电压脉冲信号V20、V21和V22，其中V20<V21<V22，分别对应于输入的逻辑信号0、1和2；在漏极和栅极的不同逻辑信号组合下输出九个不同幅度的源漏电压值Ids1至Ids9，且Ids1<Ids2<Ids3<Ids4<Ids5<Ids6<Ids7<Ids8<Ids9；如下设置组合三值逻辑门：
(1)三值与逻辑门(TAND)：设定两个参考电流值I3和I4，且I3>Ids9，Ids5<I4<Ids6；在漏极和栅极上分别施加V10和V20、V10和V21、V11和V20、V10和V22、V12和V20这五种组合时，产生的源漏电流值小于I4，认定输出为“0”；在漏极和栅极上分别施加V11和V21、V11和V22、V12和V21这三种组合时，产生的源漏电流值大于I4而小于I3，认定输出为“1”；在漏极和栅极上分别施加V12和V22时，产生的源漏电流值大于I3，认定输出为“2”；
(2)三值与非逻辑门(TNAND)：设定两个参考电流值I3和I4，且I3>Ids9，Ids5<I4<Ids6；在漏极和栅极上分别施加V10和V20、V10和V21、V11和V20、V10和V22、V12和V20这五种组合时，产生的源漏电流值小于I4，认定输出为“2”；在漏极和栅极上分别施加V11和V21、V11和V22、V12和V21这三种组合时，产生的源漏电流值大于I4而小于I3，认定输出为“1”；在漏极和栅极上分别施加V12和V22时，产生的源漏电流值大于I3，认定输出为“0”；
(3)三值异或逻辑门(TXOR)：设定四个参考电流值I1、I2、I3和I4，且Ids1<I1<Ids2，Ids3<I2<Ids4，I3>Ids9，Ids5<I4<Ids6；在漏极和栅极上分别施加V10和V20时，产生的源漏电流值小于I1，认定输出为“0”；在漏极和栅极上分别施加V10和V21、V11和V20这两种组合时，产生的源漏电流值大于I1而小于I2，认定输出为“1”；在漏极和栅极上分别施加V10和V22、V12和V20这两种组合时，产生的源漏电流值大于I2而小于I4，认定输出为“2”；在漏极和栅极上分别施加V11和V21、V11和V22、V12和V21这三种组合时，产生的源漏电流值大于I4而小于I3，认定输出为“1”；在漏极和栅极上分别施加V12和V22时，产生的源漏电流值大于I3，认定输出为“0”；
(4)三值异或非逻辑门(TXNOR)：设定四个参考电流值I1、I2、I3和I4，且Ids1<I1<Ids2，Ids3<I2<Ids4，I3>Ids9，Ids5<I4<Ids6；在漏极和栅极上分别施加V10和V20时，产生的源漏电流值小于I1，认定输出为“2”；在漏极和栅极上分别施加V10和V21、V11和V20这两种组合时，产生的源漏电流值大于I1而小于I2，认定输出为“1”；在漏极和栅极上分别施加V10和V22、V12和V20这两种组合时，产生的源漏电流值大于I2而小于I4，认定输出为“0”；在漏极和栅极上分别施加V11和V21、V11和V22、V12和V21这三种组合时，产生的源漏电流值大于I4而小于I3，认定输出为“1”；在漏极和栅极上分别施加V12和V22时，产生的源漏电流值大于I3，认定输出为“2”；
(5)三值或逻辑门(TOR)：设定四个参考电流值I1、I2、I4和I5，且Ids1<I1<Ids2，Ids3<I2<Ids4，Ids5<I4<Ids6，Ids6<I5<Ids7；在漏极和栅极上分别施加V10和V20时，产生的源漏电流值小于I1，认定输出为“0”；在漏极和栅极上分别施加V10和V21、V11和V20这两种组合时，产生的源漏电流值大于I1而小于I2，认定输出为“1”；在漏极和栅极上分别施加V10和V22、V12和V20这两种组合时，产生的源漏电流值大于I2而小于I4，认定输出为“2”；在漏极和栅极上分别施加V11和V21时，产生的源漏电流值大于I4而小于I5，认定输出为“1”；在漏极和栅极上分别施加V11和V22、V12和V21、V12和V22这三种组合时，产生的源漏电流值大于I5，认定输出为“2”；
(6)三值或非逻辑门(TNOR)：设定四个参考电流值I1、I2、I4和I5，且Ids1<I1<Ids2，Ids3<I2<Ids4，Ids5<I4<Ids6，Ids6<I5<Ids7；在漏极和栅极上分别施加V10和V20时，产生的源漏电流值小于I1，认定输出为“2”；在漏极和栅极上分别施加V10和V21、V11和V20这两种组合时，产生的源漏电流值大于I1而小于I2，认定输出为“1”；在漏极和栅极上分别施加V10和V22、V12和V20这两种组合时，产生的源漏电流值大于I2而小于I4，认定输出为“0”；在漏极和栅极上分别施加V11和V21时，产生的源漏电流值大于I4而小于I5，认定输出为“1”；在漏极和栅极上分别施加V11和V22、V12和V21、V12和V22这三种组合时，产生的源漏电流值大于I5，认定输出为“0”。
本发明基于离子栅MoS2晶体管构建了不平衡三值逻辑门，利用离子门控效应，有效地实现了三值与、三值与非、三值或、三值或非、三值异或和三值异或非等不同类型的逆变器以及原始和组合门。本发明的优势在于器件结构简单，能供实现多种三值逻辑门。因此，本发明为建立三值逻辑电路提供了新的见解，并有助于开发三值系统结构。
附图说明
图1显示了本发明的器件结构和材料特性，其中：a为基于MoS2晶体管的结构示意图；b为六方对称的MoS2晶体结构；c为电极的详细横截面图像以及金(Au)、钛(Ti)、钼(Mo)、硫(S)和硅(Si)的能谱仪(EDS)映射，该图上排第一张为高角环形暗场像(HAADF)；d为MoS2纳米片多层结构的高分辨率透射电子显微镜图(HRTEM)。
图2为本发明基于MoS2晶体管的三值逻辑方案设计，其中：a为三值反相器的设计方案；b为三值与、与非、或、或非、异或和异或非门逻辑的设计方案。
图3是由三个不同的栅电压逻辑信号触发的不同幅度的源漏电流值，其中：a为标准的三值反相器(STI)；b为正三值反相器(PTI)；c为负三值反相器(NTI)。
图4是由9种不同的输入逻辑组合信号触发的不同大小的源漏电流值，其中：a为三值与门；b为三值与非门；c为三值异或门；d为三值异或非门；e为三值或门；f为三值或非门。
图5为MoS2晶体管的制备过程示意图。
具体实施方式
为了更清楚地阐明本发明的目的、技术方案与优点，下面结合附图对本发明作进一步详细说明。这里的描述仅用于解释本发明，并不用于限制本发明。
如图1中a所示，我们在本发明中采用的MoS2晶体管具有三端晶体管结构，由源、漏和栅电极组成。接触栅电极和MoS2沟道的聚合物电解质用作Li+源，将Li+提供到MoS2沟道中。通过将LiClO4和聚氧化乙烯(PEO)以1:9的质量比溶解在乙腈中制备聚合物电解质。图1中b显示了MoS2的晶体结构，它是具有相当大间隙和六边形对称性的层状二维原子晶体，为Li+离子的嵌入提供了足够的空间。图1中c和d显示了器件结构的能谱仪映射和相应的MoS2纳米片多层的高分辨率透射电子显微镜照片。MoS2纳米片大约厚度为4nm、7层的结构。MoS2晶体管电极的详细横截面图像以及金(Au)、钛(Ti)、钼(Mo)、硫(S)和硅(Si)的能谱仪(EDS)映射。
具有两个可能值0和1的二进制逻辑主要用于数字系统。尽管如此，三值逻辑更接近大脑的计算过程。三值逻辑系统可分为平衡和不平衡两种模式。不平衡模式有两种形式，正三值(0，1，2)和负三值(-2，-1，0)。由于在MoS2晶体管上施加负脉冲很难实现三值逻辑，我们在本发明中关注不平衡的正三值逻辑。三值逻辑系统的一个组成部分是三值逆变器。一般来说，不平衡三值逆变器可分为三种：标准三值反相器(STI)、正三值反相器(PTI)和负三值反相器(NTI)。在正三值反相器和负三值反相器中，输入有三个可能的电压电平，输出只有两个。而对于标准三值反相器，输入和输出都具有三个电压电平。表1给出了三个反相器的真值表。
表1
基于MoS2晶体管的三值反相器的设计方案如图2中a所示，施加到顶栅电极(TG)的信号被称为输入V0，而输出是源漏电流Ids(一个持续时间为100ms的0.1V恒定电压脉冲施加到漏电极)。不平衡三值中的逻辑信号0、1和2分别代表“假”、“未知”和“真”。三个电压脉冲信号0、1和1.5V施加在顶栅电极上，脉宽时间为100ms，分别对应于输入V0的逻辑信号0、1和2。利用正脉冲引起的可用电流值差异，可以轻松区分不同逻辑信号的电流值Ids，如图3所示。通过向顶栅电极施加三个不同幅度的电压，可以测量出三个不同幅度的电流值。三值反相器的具体实施过程如下：
(1)在正三值反相器中，如图3中b所示，设定参考电流I2的值为520nA。在栅极上施加0和1V电压脉冲，同时在漏极上施加恒定的100mV电压脉冲，产生的电流值分别为280nA和450nA，小于I2，认定输出为“2”。在栅极上施加1.5V电压脉冲时，同时在漏极上施加恒定的100mV电压脉冲，产生的电流值为550nA，大于I2，认定输出为“0”。
(2)在负三值反相器中，如图3中c所示，设定参考电流I1的值为350nA。在栅极上施加1和1.5V电压脉冲，同时在漏极上施加恒定的100mV电压脉冲，产生的电流值分别为450nA和550nA，大于I1，认定输出为“0”。在栅极上施加0V电压脉冲时，同时在漏极上施加恒定的100mV电压脉冲，产生的电流值为280nA，小于I2，认定输出为“2”。
(3)对于标准三值反相器，如图3中a所示，以I1和I2为参考值的两个并行电流比较操作被执行。在栅极上施加0V电压脉冲，同时在漏极上施加恒定的100mV电压脉冲，产生的电流值为280nA，小于I1，认定输出为“2”。在栅极上施加1V电压脉冲时，同时在漏极上施加恒定的100mV电压脉冲，产生的电流值为450nA，电流值大于I1小于I2，认定输出为“1”。在栅极上施加1.5V电压脉冲时，同时在漏极上施加恒定的100mV电压脉冲，产生的电流值为550nA，电流值大于I2，认定输出为“0”。
基于MoS2晶体管的组合三值逻辑门的方案设计如图2中b所示。V1和V2分别是施加到漏电极和顶栅电极的输入信号，输出信号是源漏电流值Ids。输入值0、1和2分别由100、140和160mV的脉冲电压施加在漏电极上与脉冲电压为0、1和1.5V施加到顶栅电极上表示，脉宽都为100ms。利用正脉冲引起的电流值差异，区分了不同逻辑信号组合下的电流值Ids，如图4所示。组合三值逻辑门的真值表如表2所示。
表2
我们可以根据输入电压的组合来区分9种电流值。组合三值逻辑门的具体实施过程如下：
(1)在三值与逻辑门(TAND)情况下，设定两个参考电流值I3和I4，分别为1070nA和680nA。在漏极上施加100mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为280nA。在漏极上施加100mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为450nA。在漏极上施加140mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为500nA。在漏极上施加100mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为550nA。在漏极上施加160mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为600nA。这五种组合产生的电流值小于I4，认定输出为“0”。在漏极上施加140mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为750nA。在漏极上施加140mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为950nA。在漏极上施加160mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为1040nA。这三种组合产生的电流值大于I4小于I3，认定输出为“1”。在漏极上施加160mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为1120nA，电流值大于I3，认定输出为“2”。如图4中a所示。
(2)在三值与非逻辑门(TNAND)情况下，也需要设定两个参考电流值I3和I4，分别为1070nA和680nA。在漏极上施加100mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为280nA。在漏极上施加100mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为450nA。在漏极上施加140mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为500nA。在漏极上施加100mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为550nA。在漏极上施加160mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为600nA。这五种组合产生的电流值小于I4，认定输出为“2”。在漏极上施加140mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为750nA。在漏极上施加140mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为950nA。在漏极上施加160mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为1040nA。这三种组合产生的电流值大于I4小于I3，认定输出为“1”。在漏极上施加160mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为1120nA，电流值大于I3，认定输出为“0”。如图4中b所示。
(3)在三值异或逻辑门(TXOR)情况下，设定四个参考电流值I1、I2、I3和I4，分别为350nA、520nA、1070nA和680nA。在漏极上施加100mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为280nA，电流值小于I1，认定输出为“0”。在漏极上施加100mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为450nA。在漏极上施加140mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为500nA。这两种组合产生的电流值大于I1小于I2，认定输出为“1”。在漏极上施加100mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为550nA。在漏极上施加160mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为600nA。这两种组合产生的电流值大于I2小于I4，认定输出为“2”。在漏极上施加140mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为750nA。在漏极上施加140mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为950nA。在漏极上施加160mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为1040nA。这三种组合产生的电流值大于I4小于I3，认定输出为“1”。在漏极上施加160mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为1120nA，产生的电流值为1120nA，电流值大于I3，认定输出为“0”。如图4中c所示。
(4)在三值异或非逻辑门(TXNOR)情况下，也需要设定四个参考电流值I1、I2、I3和I4。在漏极上施加100mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为280nA，电流值小于I1，认定输出为“2”。在漏极上施加100mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为450nA。在漏极上施加140mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为500nA。这两种组合产生的电流值大于I1小于I2，认定输出为“1”。在漏极上施加100mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为550nA。在漏极上施加160mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为600nA。这两种组合产生的电流值大于I2小于I4，认定输出为“0”。在漏极上施加140mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为750nA。在漏极上施加140mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为950nA。在漏极上施加160mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为1040nA。这三种组合产生的电流值大于I4小于I3，认定输出为“1”。在漏极上施加160mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为1120nA，电流值大于I3，认定输出为“2”。如图4中d所示。
(5)在三值或逻辑门(TOR)情况下，设定四个参考电流值I1、I2、I4和I5，分别为350nA、520nA、680nA和830nA。在漏极上施加100mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为280nA，电流值小于I1，认定输出为“0”。在漏极上施加100mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为450nA。在漏极上施加140mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为500nA。这两种组合产生的电流值大于I1小于I2，认定输出为“1”。在漏极上施加100mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为550nA。在漏极上施加160mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为600nA。这两种组合产生的电流值大于I2小于I4，认定输出为“2”。在漏极上施加140mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为750nA，电流值大于I4小于I5，认定输出为“1”。在漏极上施加140mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为950nA。在漏极上施加160mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为1040nA。在漏极上施加160mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为1120nA。这三种组合产生的电流值大于I5，认定输出为“2”。如图4中e所示。
(6)在三值或非逻辑门(TNOR)情况下，也需要设定四个参考电流值I1、I2、I4和I5。在漏极上施加100mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为280nA，电流值小于I1，认定输出为“2”。在漏极上施加100mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为450nA。在漏极上施加140mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为500nA。这两种组合产生的电流值大于I1小于I2，认定输出为“1”。在漏极上施加100mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为550nA。在漏极上施加160mV电压脉冲，同时在栅极上施加0V电压脉冲，产生的电流值为600nA。这两种组合产生的电流值大于I2小于I4，认定输出为“0”。在漏极上施加140mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为750nA，电流值大于I4小于I5，认定输出为“1”。在漏极上施加140mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为950nA。在漏极上施加160mV电压脉冲，同时在栅极上施加1V电压脉冲，产生的电流值为1040nA。在漏极上施加160mV电压脉冲，同时在栅极上施加1.5V电压脉冲，产生的电流值为1120nA。这三种组合产生的电流值大于I5，认定输出为“0”。如图4中f所示。
不同基本逻辑功能的实现证明了MoS2晶体管在实现更复杂计算方面的潜力。
为了更详细的说明此发明，MoS2晶体管的制备过程也至关重要，如图5所示。制备的主要过程如下步骤：
(1)将热生长SiO2的硅基片在150℃下加热10分钟，以排出吸附在其SiO2表面上的水分子，如图5中a所示。
(2)二维材料MoS2通过机械剥离的方法转移到基片上，如图5中b所示。
(3)PMMA A4以3000r/min的旋转速率旋涂到SiO2表面持续1分钟。然后将基片在170℃下加热4分钟以硬化PMMA膜，电子束光刻在PMMA上形成图案，如图5中c所示。
(4)用IPA/MIBK(体积比3:1)显影图案90秒，然后冲洗样品在IPA中放置30秒，如图5中d所示。
(5)通过电子束沉积蒸发Au(50nm)/Ti(5nm)在基片上，如图5中e所示。
(6)用丙酮侵泡基片，去除没有曝光区域的PMMA和金属，留下曝光区域的金属，如图5中f所示。
(7)将聚合物电解质滴在相应位置上，然后将基片在50℃下加热5分钟以排出乙腈和水分子，如图5中g所示，制成MoS2晶体管。
以上实施仅用以说明本发明的技术方案而非对其进行限制，本领域的普通技术人员可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明的精神和范围，本发明的保护范围应以权利要求所述为准。