具体实施方式

大体上，提供了一种相位旋转器控制系统，所述相位旋转器控制系统包括由具有嵌入式滤波器电路系统的数模转换器(DAC)生成的模拟控制信号。多级噪声整形(MASH)电路块向DAC电路系统提供一组减少的数字控制信号。DAC电路系统内的采样保持电路布置允许例如在线性调频时间段期间雷达系统的低噪声和功率高效操作，并且允许在线性调频间时间段期间更新新的相位值。

图1以简化框图的形式示出了根据实施例的示例相位旋转器100。相位旋转器100包括标记为IN的用于接收射频(RF)信号的输入、标记为OUT的用于提供输出信号OUT的输出、标记为SH的采样和保持控制信号以及标记为CTRL的多位控制信号。在此例子中，相位旋转器100包括标记为IQ的正交分路器电路块102、相位旋转器核电路块104和相位控制电路块114。相位控制电路块114包括具有标记为DACFI的集成滤波器电路子块106的第一数模转换器(DAC)、具有标记为DACFQ的集成滤波器电路子块108的第二DAC、标记为MASHI的第一多级噪声整形(MASH)电路子块110，以及标记为MASHQ的第二MASH电路子块112。

IQ电路块102被配置且布置成接收RF信号，且进而生成相应的复杂(IQ)RF信号，所述IQ RF信号由标记为RFDI的第一(I)信号分量和标记为RFDQ的第二(Q)信号分量组成。在此实施例中，RFDI信号分量被表征为与接收到的RF信号基本上同相的同相信号，并且RFDQ信号分量被表征为与接收到的RF信号基本上异相90度的正交信号。例如，RFDI信号可以具有余弦波形，并且RFDQ信号可以具有正弦波形。在此实施例中，RFDI和RFDQ信号中的每一个形成为具有“+”分量和“-”互补分量的差分信号对。

相位旋转器核电路块104被配置且布置成在第一组输入处接收复杂的RF信号(例如，RFDI和RFDQ信号)，在第二组输入处接收复杂的控制信号(例如，DII和DIQ信号)，且进而在标记为OUT的输出处生成OUT信号。在此实施例中，通过对应的DII和DIQ控制信号调制RFDI和RFDQ信号，且随后组合所述RFDI和RFDQ信号以生成OUT信号。

相位控制电路块114被配置且布置成在DACFI和DACFQ电路的输入处接收SH控制信号、在MASHI和MASHQ电路的输入处接收CTRL控制信号(例如，CTRLI和CTRLQ控制信号)，且进而在DACFI和DACFQ电路的输出处生成复杂的控制信号(例如，DII和DIQ信号)。在此实施例中，CTRL控制信号由标记为CTRLI的第一(I)控制信号和标记为CTRLQ的第二(Q)控制信号组成。例如，多位CTRL控制信号可以包括形成为第一8位控制信号的CTRLI控制信号，以及形成为第二8位控制信号的CTRLQ。

MASHI和MASHQ电路(110、112)被配置且布置成分别在输入处接收CTRLI和CTRLQ控制信号，且进而在输出处生成分别标记为C2BI和C2BQ的控制信号。例如，MASHI和MASHQ电路中的每一个接收被量化成2位控制信号(例如，C2BI和C2BQ控制信号)的多位控制信号(例如，CTRLI和CTRLQ控制信号)。在此实施例中，MASHI和MASHQ电路中的每一个包括两个一阶三角积分转换器，所述两个一阶三角积分转换器串联耦合以生成二阶量化三角积分输出信号(例如，2位C2BI和C2BQ控制信号)。

DACFI和DACFQ电路(106、108)被配置且布置成分别在输入处接收C2BI和C2BQ控制信号，且进而在输出处分别生成DII和DIQ控制信号。在此实施例中，DACFI和DACFQ电路中的每一个电路接收2位控制信号(例如，C2BI和C2BQ控制信号)，所述2位控制信号被转换成模拟控制信号(例如，C2BI和C2BQ控制信号)。在此实施例中，模拟DII和DIQ控制信号中的每一个可以被表征为差分控制信号。

图2A以简化示意图的形式示出了根据实施例的包括在相位控制块114中的电路块106的示例DACFI实施方案200。在此实施例中，DACFI电路200包括电流源202-206、P沟道晶体管208-214、N沟道晶体管220-226、开关216-218和滤波器电路236-238。DACFI电路200被配置成接收标记为C2BI_0和C2BI_1的数字2位C2BI控制信号及其对应的标记为C2BI_0N和C2BI_1N的互补或反相信号版本、SH控制信号，并且在相应的差分输出处生成标记为DII+和DII-的模拟差分DII控制信号。在此实施例中，DACFI电路200基于数字2位C2BI控制信号生成模拟差分DII控制信号。

第一电流源202和第二电流源204在标记为VDD的第一电压电源端与节点A之间并联耦合。在此实施例中，在VDD电源端处供应正常工作电压。可变电流源202的第一端和电流源204的第一端连接到VDD电源端，并且电流源202和204的第二端在节点A处连接。第三电流源206在VDD电源端与节点B之间耦合。电流源204被配置成提供第一电流I1，并且电流源206被配置成提供第二电流I2。在此实施例中，电流I2基本上等于2倍的电流I1(例如，电流I2与电流I1的比率为2∶1)。在其它实施例中，电流I2与电流I1的关系可以为其它比率。在此实施例中，电流源202可以被配置成提供可调整的修整电流，以例如通过补偿积分非线性度来提高精确度。

晶体管208的第一电流电极在节点A处连接到电流源202和204，晶体管208的第二电流电极在节点C处连接到开关216的第一端，并且晶体管208的控制电极被配置成接收C2BI_0控制信号。晶体管210的第一电流电极在节点A处连接到晶体管208的第一电流电极和电流源202和204，晶体管210的第二电流电极在节点D处连接到开关218的第一端，并且晶体管210的控制电极被配置成接收C2BI_0N互补控制信号。

晶体管212的第一电流电极在节点B处连接到电流源206，晶体管212的第二电流电极在节点C处连接到晶体管208的第二电流电极和开关216的第一端，并且晶体管212的控制电极被配置成接收C2BI_1控制信号。晶体管214的第一电流电极在节点B处连接到晶体管212的第一电流电极和电流源206，晶体管214的第二电流电极在节点D处连接到开关218的第一端，并且晶体管214的控制电极被配置成接收C2BI_1N互补控制信号。

形成包括借助于第一滤波器电路236耦合在一起的晶体管220和222的第一电流镜。晶体管220的第一电流电极和控制电极在节点E处连接到开关216的第二端和滤波器电路236的第一端，并且晶体管220的第二电流电极连接到标记为VSS的第二电压电源端。晶体管222的第一电流电极耦合以提供差分DII控制信号的DII+信号分量，晶体管222的第二电流电极连接到VSS电源端，并且晶体管222的控制电极在节点G处连接到滤波器电路236的第二端。在此实施例中，第一滤波器电路236包括第一电阻器228和第一电容器232。电阻器228的第一端在节点E处连接，电阻器228的第二端在节点G处连接到电容器232的第一端，并且电容器232的第二端在VSS电源端处连接。在此实施例中，在VSS电源端处供应接地电压(例如，0伏)。

形成包括借助于第二滤波器电路238耦合在一起的晶体管224和226的第二电流镜。晶体管224的第一电流电极和控制电极在节点F处连接到开关218的第二端和滤波器电路238的第一端，并且晶体管224的第二电流电极连接到VSS电源端。晶体管226的第一电流电极耦合以提供差分DII控制信号的DII-信号分量，晶体管226的第二电流电极连接到VSS电源端，并且晶体管226的控制电极在节点H处连接到滤波器电路238的第二端。在此实施例中，第二滤波器电路238包括第二电阻器230和第二电容器234。电阻器230的第一端在节点F处连接，电阻器230的第二端在节点H处连接到电容器234的第一端，并且电容器234的第二端在VSS电源端处连接。开关216和218的控制端被配置成接收SH控制信号。

在操作中，在晶体管208-214的控制电极处接收2位C2BI控制信号C2BI_0和C2BI_1及其对应的互补信号C2BI_0N和C2BI_1N。当SH控制信号处于第一状态(例如，采样模式)时，开关216-218闭合，从而允许借助于C2BI控制信号选择的相应电流(例如，I1和I2)相应地传送到第一电流镜和第二电流镜。例如，当C2BI_0处于逻辑低且C2BI_1处于逻辑低时，为DII+生成的电流基本上等于I1+I2且为DII-生成的电流基本上等于0；当C2BI_0处于逻辑高且C2BI_1处于逻辑低时，为DII+生成的电流基本上等于I2且为DII-生成的电流基本上等于I1；当C2BI_0处于逻辑低且C2BI_1处于逻辑高时，为DII+生成的电流基本上等于I1且为DII-生成的电流基本上等于I2；并且当C2BI_0处于逻辑高且C2BI_1处于逻辑高时，为DII+生成的电流基本上等于0且为DII-生成的电流基本上等于I1+I2。在此实施例中，SH控制信号的第一状态可以在雷达系统的线性调频间时间段期间(例如，在连续线性调频之间)出现。在这些线性调频间时间段期间，基于C2BI控制信号，将滤波器电路236-238的电容器232-234更新或充电到新的值。

当SH控制信号处于第二状态(例如，保持模式)时，开关216-218断开，从而允许充电后的值存储在滤波器电路236-238的电容器232-234上。例如，基于电容器232-234的电荷值保持DII+和DII-信号分量的值。在此实施例中，SH控制信号的第二状态可以在雷达系统的线性调频时间段期间(例如，雷达调制的有源部分)出现。因为DII+和DII-信号分量在这些线性调频时间段期间基于电容器232-234的电荷值得以保持，所以噪声和功耗减小了。

图2B以简化示意图的形式示出了根据实施例的包括在相位控制块114中的电路块108的示例DACFQ实施方案240。在此实施例中，DACFQ电路240包括电流源242-246、P沟道晶体管248-254、N沟道晶体管260-266、开关256-258和滤波器电路276-278。DACFQ电路240被配置成接收标记为C2BQ_0和C2BQ_1的2位C2BQ控制信号及其对应的标记为C2BQ_0N和C2BQ_1N的互补或反相信号版本、SH控制信号，并且在相应的差分输出处生成标记为DIQ+和DIQ-的差分DIQ控制信号。在此实施例中，DACFQ电路240基于数字2位C2BQ控制信号生成模拟差分DIQ控制信号。

第四电流源242和第五电流源244在VDD电源端与节点AA之间并联耦合。可变电流源242的第一端和电流源244的第一端连接到VDD电源端，并且电流源242和244的第二端在节点AA处连接。第六电流源246在VDD电源端与节点BB之间耦合。电流源244被配置成提供第三电流I11，并且电流源206被配置成提供第四电流I22。在此实施例中，电流I11基本上等于电流I1，并且电流I22基本上等于2倍的电流I11(例如，电流I22与电流I11的比率为2∶1)。在其它实施例中，电流I22与电流I11的关系可以为其它比率。在此实施例中，电流源242可以被配置成提供可调整的修整电流，以例如通过补偿积分非线性度来提高精确度。

晶体管248的第一电流电极在节点AA处连接到电流源242和244，晶体管248的第二电流电极在节点CC处连接到开关216的第一端，并且晶体管208的控制电极被配置成接收C2BQ_0控制信号。晶体管250的第一电流电极在节点AA处连接到晶体管248的第一电流电极和电流源242和244，晶体管250的第二电流电极在节点DD处连接到开关258的第一端，并且晶体管250的控制电极被配置成接收C2BQ_0N互补控制信号。

晶体管252的第一电流电极在节点BB处连接到电流源246，晶体管252的第二电流电极在节点CC处连接到晶体管248的第二电流电极和开关256的第一端，并且晶体管252的控制电极被配置成接收C2BQ_1控制信号。晶体管254的第一电流电极在节点BB处连接到晶体管252的第一电流电极和电流源246，晶体管254的第二电流电极在节点DD处连接到开关258的第一端，并且晶体管254的控制电极被配置成接收C2BQ_1N互补控制信号。

形成包括借助于第三滤波器电路276耦合在一起的晶体管260和262的第三电流镜。晶体管260的第一电流电极和控制电极在节点EE处连接到开关256的第二端和滤波器电路276的第一端，并且晶体管260的第二电流电极连接到VSS电源端。晶体管262的第一电流电极耦合以提供差分DIQ控制信号的DIQ+信号分量，晶体管262的第二电流电极连接到VSS电源端，并且晶体管262的控制电极在节点GG处连接到滤波器电路276的第二端。在此实施例中，第三滤波器电路276包括第三电阻器268和第三电容器272。电阻器268的第一端在节点EE处连接，电阻器268的第二端在节点GG处连接到电容器272的第一端，并且电容器272的第二端在VSS电源端处连接。

形成包括借助于第四滤波器电路278耦合在一起的晶体管264和266的第四电流镜。晶体管264的第一电流电极和控制电极在节点FF处连接到开关258的第二端和滤波器电路278的第一端，并且晶体管264的第二电流电极连接到VSS电源端。晶体管266的第一电流电极耦合以提供差分DIQ控制信号的DIQ-信号分量，晶体管266的第二电流电极连接到VSS电源端，并且晶体管266的控制电极在节点HH处连接到滤波器电路278的第二端。在此实施例中，第四滤波器电路278包括第四电阻器270和第四电容器274。电阻器270的第一端在节点FF处连接，电阻器270的第二端在节点HH处连接到电容器274的第一端，并且电容器274的第二端在VSS电源端处连接。开关256和258的控制端被配置成接收SH控制信号。

在操作中，在晶体管248-254的控制电极处接收2位C2BQ控制信号C2BQ_0和C2BQ_1及其对应的互补信号C2BQ_0N和C2BQ_1N。当SH控制信号处于第一状态(例如，采样模式)时，开关256-258闭合，从而允许借助于C2BQ控制信号选择的相应电流(例如，I11和I22)相应地传送到第三电流镜和第四电流镜。例如，当C2BQ_0处于逻辑低且C2BQ_1处于逻辑低时，为DIQ+生成的电流基本上等于I11+I22且为DIQ-生成的电流基本上等于0；当C2BQ_0处于逻辑高且C2BQ_1处于逻辑低时，为DIQ+生成的电流基本上等于I22且为DIQ-生成的电流基本上等于I11；当C2BQ_0处于逻辑低且C2BQ_1处于逻辑高时，为DIQ+生成的电流基本上等于I11且为DIQ-生成的电流基本上等于I22；并且当C2BQ_0处于逻辑高且C2BQ_1处于逻辑高时，为DIQ+生成的电流基本上等于0且为DIQ-生成的电流基本上等于I11+I22。在此实施例中，SH控制信号的第一状态可以在雷达系统的线性调频间时间段期间出现。在这些线性调频间时间段期间，基于C2BQ控制信号，将滤波器电路276-278的电容器272-274更新或充电到新的值。

当SH控制信号处于第二状态(例如，保持模式)时，开关256-258断开，从而允许充电后的值存储在滤波器电路276-278的电容器272-274上。例如，基于电容器272-274的电荷值保持DIQ+和DIQ-信号分量的值。在此实施例中，SH控制信号的第二状态可以在雷达系统的线性调频时间段期间出现。因为DIQ+和DIQ-信号分量在这些线性调频时间段期间基于电容器272-274的电荷值得以保持，所以噪声和功耗减小了。

图3以简化框图的形式示出了根据实施例的图1的电路块104的示例相位旋转器核实施方案300。相位旋转器核300被配置且布置成接收RFDI和RFDQ差分信号对、DII和DIQ差分控制信号对，且进而生成输出信号OUT。在此实施例中，相位旋转器核300包括乘法混合器电路302和304以及加法电路306。

混合器302的第一输入被配置成接收RFDI差分信号对，混合器304的第二输入被配置成接收DII差分控制信号对，并且混合器302的输出被配置成提供标记为DPI的第一差分乘积信号。混合器304的第一输入被配置成接收RFDQ差分信号对，混合器304的第二输入被配置成接收DIQ差分控制信号对，并且混合器304的输出被配置成提供标记为DPQ的第二差分乘积信号。混合器306的第一输入被配置成接收DPI差分信号对，混合器306的第二输入被配置成接收DPQ差分信号对，并且混合器306的输出被配置成提供标记为OUT的求和的差分输出信号。

图4以简化框图的形式示出了根据实施例的与图1的电路块110和112相对应的示例MASH实施方案400。MASH电路块400被配置且布置成在第一输入处接收标记为MIN(例如，与CTRLI和CRTLQ相对应)的多位(例如，8位)控制信号，在第二输入处接收标记为MCLK的MASH时钟，且进而在输出处生成2位输出控制信号MOUT(例如，与C2BI和C2BQ相对应)。在此实施例中，MASH电路块400包括标记为SDMI的第一三角积分调制器402、标记为SDM2的第二三角积分调制器404、标记为F1的第一滤波器电路406、标记为F2的第二滤波器电路408，以及组合电路410。

三角积分调制器402的第一输入被配置成接收MIN控制信号(例如，CTRLI、CRTLQ)，三角积分调制器402的第二输入被配置成接收MCLK时钟信号，且进而在第一输出处生成标记为C1的第一转换信号并在第二输出处生成标记为E1的噪声误差信号。滤波器电路406的第一输入被配置成接收C1信号，滤波器电路406的第二输入被配置成接收MCLK时钟信号，且进而在输出处生成标记为Q1的第一抽取信号。在此实施例中，滤波器电路406被表征为具有传递函数为z^-1的抽取滤波器。三角积分调制器404的第一输入被配置成接收E1信号，三角积分调制器404的第二输入被配置成接收MCLK时钟信号，且进而在输出处生成标记为C2的第二转换信号。滤波器电路408的第一输入被配置成接收C2信号，滤波器电路408的第二输入被配置成接收MCLK时钟信号，且进而在输出处生成标记为Q2的第二抽取信号。在此实施例中，滤波器电路408被表征为具有传递函数为1-z^-1的抽取滤波器。组合电路410的第一输入被配置成接收Q1信号，组合电路410的第二输入被配置成接收Q2信号，且进而在输出处生成2位控制信号MOUT(例如，C2BI、C2BQ)。在此实施例中，从Q1信号减去Q2信号以生成MOUT信号。

大体上，提供了一种电路，所述电路包括：相位旋转器核，所述相位旋转器核具有耦合以接收第一射频(RF)信号的第一输入、耦合以接收第一相位控制信号的第二输入和用于提供输出信号的输出；相位控制块，所述相位控制块耦合到所述相位旋转器核，所述相位控制块包括：第一晶体管，所述第一晶体管具有耦合以接收第一控制信号的控制电极；第二晶体管，所述第二晶体管具有耦合以接收第二控制信号的控制电极和耦合到所述第一晶体管的第一电流电极的第一电流电极；第三晶体管，所述第三晶体管具有控制电极和耦合到所述第一晶体管和所述第二晶体管的所述第一电流电极的第一电流电极；第一滤波器，所述第一滤波器具有耦合到所述第三晶体管的所述控制电极和所述第一电流电极的第一端；以及第四晶体管，所述第四晶体管具有耦合到所述第一滤波器的第二端的控制电极和耦合到所述相位旋转器核的所述第二输入以提供所述第一相位控制信号的第一电流电极。所述相位控制块可以另外包括：第一电流源，所述第一电流源具有耦合到第一电压电源的第一端和耦合到所述第一晶体管的第二电流电极的第二端；以及第二电流源，所述第二电流源具有耦合到所述第一电压电源的第一端和耦合到所述第二晶体管的第二电流电极的第二端。所述第一滤波器可以包括：第一电阻器，所述第一电阻器具有耦合到所述第三晶体管的所述控制电极和所述第一电流电极的第一端以及耦合到所述第四晶体管的所述控制电极的第二端；以及第一电容器，所述第一电容器具有耦合到所述第一电阻器的所述第二端和所述第四晶体管的所述控制电极的第一端。所述相位控制块可以另外包括：第一开关，所述第一开关具有耦合到所述第一晶体管和所述第二晶体管的所述第一电流电极的第一端、耦合到所述第三晶体管的所述控制电极和所述第一电流电极的第二端，以及耦合以接收第三控制信号的控制端。所述第一开关可以被配置成基于所述第三控制信号的第一状态而闭合，并且基于所述第三控制信号的第二状态而断开。所述相位控制块可以另外包括：多级噪声整形(MASH)块，所述MASH块耦合以基于主控制信号提供所述第一控制信号和所述第二控制。所述相位控制块可以另外包括：第五晶体管，所述第五晶体管具有耦合以接收第一互补信号的控制电极，所述第一互补信号被表征为所述第一控制信号的反相版本；第六晶体管，所述第六晶体管具有控制电极和耦合到所述第五晶体管的第一电流电极的第一电流电极；第二滤波器，所述第二滤波器具有耦合到所述第六晶体管的所述控制电极和所述第一电流电极的第一端；以及第七晶体管，所述第七晶体管具有耦合到所述第二滤波器的第二端的控制电极和耦合到所述相位旋转器核的第三输入以提供第二相位控制信号的第一电流电极。所述第一相位控制信号和所述第二相位控制信号一起可以形成差分相位控制信号，并且其中所述相位旋转器核的所述第二输入和所述第三输入一起被表征为用于接收所述差分相位控制信号的差分输入。所述相位控制块可以另外包括：第八晶体管，所述第八晶体管具有耦合以接收第二互补信号的控制电极和耦合到所述第五晶体管的所述第一电流电极的第一电流电极，所述第二互补信号被表征为所述第二控制信号的反相版本。

在另一实施例中，提供了一种电路，所述电路包括：相位旋转器核，所述相位旋转器核具有耦合以接收第一射频(RF)信号的第一输入、耦合以接收第一相位控制信号的第二输入和用于提供输出信号的输出；相位控制块，所述相位控制块耦合到所述相位旋转器核，所述相位控制块包括：第一晶体管，所述第一晶体管具有耦合以接收第一控制信号的控制电极、第一电流电极和第二电流电极；第二晶体管，所述第二晶体管具有耦合以接收第二控制信号的控制电极和耦合到所述第一晶体管的所述第一电流电极的第一电流电极；第一开关，所述第一开关具有耦合到所述第一晶体管和所述第二晶体管的所述第一电流电极的第一端和耦合以接收第三控制信号的控制端；第三晶体管，所述第三晶体管具有控制电极和耦合到所述第一开关的第二端的第一电流电极；第一滤波器，所述第一滤波器具有耦合到所述第三晶体管的所述控制电极和所述第一电流电极的第一端；以及第四晶体管，所述第四晶体管具有耦合到所述第一滤波器的第二端的控制电极和耦合到所述相位旋转器核的所述第二输入以提供所述第一相位控制信号的第一电流电极。所述相位控制块可以另外包括：第一电流源，所述第一电流源具有耦合到第一电压电源的第一端和耦合到所述第一晶体管的所述第二电流电极的第二端；以及第二电流源，所述第二电流源具有耦合到所述第一电压电源的第一端和耦合到所述第二晶体管的第二电流电极的第二端。所述相位控制块可以另外包括：第一可变电流源，所述第一可变电流源具有耦合到所述第一电压电源的第一端和耦合到所述第一晶体管的所述第二电流电极的第二端。所述第一滤波器可以包括：第一电阻器，所述第一电阻器具有耦合到所述第三晶体管的所述控制电极和所述第一电流电极的第一端以及耦合到所述第四晶体管的所述控制电极的第二端；以及第一电容器，所述第一电容器具有耦合到所述第一电阻器的所述第二端和所述第四晶体管的所述控制电极的第一端。所述第一开关可以被配置成在所述相位控制块的采样相位期间闭合，并且在所述相位控制块的保持相位期间断开。所述相位控制块可以另外包括：多级噪声整形(MASH)块，所述MASH块耦合以基于主控制信号提供所述第一控制信号和所述第二控制。所述相位控制块可以另外包括：第五晶体管，所述第五晶体管具有耦合以接收第一互补信号的控制电极和耦合到所述第一晶体管的所述第二电流电极的第一电流电极，所述第一互补信号被表征为所述第一控制信号的反相；第二开关，所述第二开关具有耦合到所述第五晶体管的第一电流电极的第一端和耦合以接收所述第三控制信号的控制端；第六晶体管，所述第六晶体管具有控制电极和耦合到所述第二开关的第二端的第一电流电极；第二滤波器，所述第二滤波器具有耦合到所述第六晶体管的所述控制电极和所述第一电流电极的第一端；以及第七晶体管，所述第七晶体管具有耦合到所述第二滤波器的第二端的控制电极和耦合到所述相位旋转器核的第三输入以提供第二相位控制信号的第一电流电极。所述第一相位控制信号和所述第二相位控制信号一起可以形成差分相位控制信号，并且其中所述相位旋转器核的所述第二输入和所述第三输入一起被表征为用于接收所述差分相位控制信号的差分输入。

在又一实施例中，提供了一种电路，所述电路包括：相位旋转器核，所述相位旋转器核具有耦合以接收第一射频(RF)信号的第一输入、耦合以接收第一相位控制信号的第二输入和用于提供输出信号的输出；相位控制块，所述相位控制块耦合到所述相位旋转器核，所述相位控制块包括：第一晶体管，所述第一晶体管具有耦合以接收第一控制信号的控制电极和在第一节点处耦合的第一电流电极；第二晶体管，所述第二晶体管具有耦合以接收第二控制信号的控制电极和在第二节点处耦合的第一电流电极，所述第二控制信号是所述第一控制信号的互补信号；第三晶体管，所述第三晶体管具有控制电极和耦合到所述第一晶体管的所述第一电流电极的第一电流电极；第一滤波器，所述第一滤波器具有耦合到所述第三晶体管的所述控制电极和所述第一电流电极的第一端；第四晶体管，所述第四晶体管具有耦合到所述第一滤波器的第二端的控制电极和耦合到所述相位旋转器核的所述第二输入以提供所述第一相位控制信号的第一电流电极；以及第一电流源，所述第一电流源具有耦合到第一电压电源的第一端以及耦合到所述第一晶体管的第二电流电极和所述第二晶体管的第二电流电极的第二端。所述相位控制块可以另外包括：第一开关，所述第一开关具有在所述第一节点处耦合到所述第一晶体管的所述第一电流电极的第一端、耦合到所述第三晶体管的所述控制电极和所述第一电流电极的第二端，以及耦合以接收第三控制信号的控制端；以及第二开关，所述第二开关具有在所述第二节点处耦合到所述第二晶体管的所述第一电流电极的第一端，以及耦合以接收所述第三控制信号的控制端。所述第一滤波器可以包括：第一电阻器，所述第一电阻器具有在所述第一滤波器的所述第一端处耦合到所述第三晶体管的所述控制电极和所述第一电流电极的第一端，和在所述第一滤波器的所述第二端处耦合到所述第四晶体管的所述控制电极的第二端；以及第一电容器，所述第一电容器具有耦合到所述第一电阻器的所述第二端和所述第四晶体管的所述控制电极的第一端。

现在应了解，此处已经提供了一种相位旋转器控制系统，所述相位旋转器控制系统包括由具有嵌入式滤波器电路系统的数模转换器(DAC)生成的模拟控制信号。多级噪声整形(MASH)电路块向DAC电路系统提供一组减少的数字控制信号。DAC电路系统内的采样保持电路布置允许例如在线性调频时间段期间雷达系统的低噪声和功率高效操作，并且允许在线性调频间时间段期间不停地更新新的相位值。

提供了一种相位旋转器控制电路。所述相位旋转器控制电路耦合到相位旋转器核，且包括耦合以接收数字控制信号的第一组晶体管。所述第一组晶体管耦合到第二组晶体管，所述第二组晶体管被配置且布置成形成滤波后的电流镜。所述滤波后的电流镜的输出耦合以向所述相位旋转器核提供模拟相位控制信号。

由于实施本发明的设备大部分由本领域的技术人员已知的电子组件和电路构成，因此为了理解和了解本发明的基本概念并且为了不混淆或偏离本发明的教示，将不会以比上文所说明的认为必要的任何更大程度阐述电路细节。

虽然本文中参考具体实施例描述了本发明，但是可以在不脱离如下文所附权利要求书中所阐述的本发明的范围的情况下进行各种修改和改变。因此，说明书和图应视为说明性而不是限制性意义，并且希望所有此类修改都包括在本发明的范围内。并不希望将本文中关于具体实施例描述的任何优势、优点或针对问题的解决方案理解为任何或所有权利要求的关键、必需或必不可少的特征或元素。

如本文中所使用的，不希望术语“耦合”限于直接耦合或机械耦合。

此外，如本文中所使用的，术语“一”或“一个”被定义为一个或超过一个。同样，权利要求书中如“至少一个”和“一个或多个”的介绍性短语的使用不应被解释为暗示由不定冠词“一”或“一个”引入的另一权利要求元素将包含此类引入的权利要求元素的任何特定权利要求限于仅包含一个此类元素的发明，甚至是在同一权利要求包括介绍性短语“一个或多个”或“至少一个”和例如“一”或“一个”的不定冠词时。这同样适用于定冠词的使用。

除非另有陈述，否则例如“第一”和“第二”等术语用于任意地区别此类术语所描述的元件。因此，这些术语未必意图指示此类元件的时间上的优先级或其它优先级。