具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。

其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术部分所述，现有带隙基准电路在启动时需要增加额外的启动电路来打破零简并点。

图1示出了一种带隙基准电路及其启动电路的电路结构示意图，如图1所示，该带隙基准电路包括运算放大器OPA、三个PMOS管M10、M20和M30、两个PNP型三极管Q10和Q20、以及四个电阻R00、R10、R20和R30，该启动电路包括耗尽型NMOS管MS，其控制端与该带隙基准电路的输出端相连。具体的，当电源电压VDD开始上电时，该带隙基准电路的输出电压为0V，即图1中OUT端的电压为0V，且连接点A处的电压为0V，由于耗尽型NMOS管MS的阈值电压为负值，此时NMOS管MS的栅源电压大于其阈值电压，因此NMOS管MS导通，电源电压VDD开始为连接点A充电；当连接点A的电压大于该带隙基准电路的输出电压时，NMOS管MS关断，该带隙基准电路打破零简并点，开始正常工作。

另外，现有带隙基准电路在建立正常的工作点后，还需要将启动电路关闭，否则将导致基准电压的偏移。下面继续以图1所示的电路结构进行说明，在该带隙基准电路中，三极管Q10的集电极电流I_C10为：

I_C10＝I_S10exp(V_BE10/V_T) (1)

其中，I_S10为三极管Q10的饱和电流，V_BE10为三极管Q10的发射极-基极间电压，V_T＝kT/q为热电压，k为玻尔兹曼常数，q为电子电荷量，T为热力学温度，常温下(T＝300K)V_T≈0.026eV。

故三极管Q10的发射极-基极间电压V_BE10为：

V_BE10＝V_Tln(I_C10/I_S10) (2)

进而可得到三极管Q10和Q20的发射极-基极间电压的差值为：

其中，I_S20为三极管Q20的饱和电流，I_C20为三极管Q20的集电极电流。

由于图1中PMOS管M10和M20构成电流镜结构，流经PMOS管M10和M20的电流相等，即I₁₀＝I₂₀，且I_C10＝I₁₀，I_C20＝I₂₀-I_R20，其中，I_R20为流经电阻R20的电流，因此，三极管Q10和Q20的发射极-基极间电压的差值为：

在该带隙基准电路建立正常的工作点后，如果启动电路NMOS管MS不关闭，则连接点A的电压仍小于该带隙基准电路的输出电压，那么NMOS管MS的源极会继续向连接点A处注入电流，使得PMOS管M10的电流I₁₀小于M20的电流I₂₀，结合公式(4)可以看出，如果PMOS管M10的电流I₁₀小于M20的电流I₂₀，将使得ΔV_BE0产生一定的偏差，最终导致基准电压发生偏移。并且，该带隙基准电路为了在进入正常工作点后将启动电路关闭，采用耗尽型NMOS管MS，而该电路中其他MOS管均为增强型MOS管，由于耗尽型MOS管和增强型MOS管的制备工艺不同，因此该带隙基准电路及其启动电路在工艺制备时需要增加光刻工艺，从而增加成本。

有鉴于此，本申请实施例提供了一种带隙基准电路，无需增加额外的启动电路，可以实现自启动。

图2为本申请一个实施例所提供的带隙基准电路，如图2所示，该带隙基准电路包括：

第一开关管M1、第二开关管M2、第一电阻R1、控制电路100和运算放大电路200，其中，

所述第一开关管M1的第一端与所述带隙基准电路的电压输入端相连，输入电源电压VDD，第二端通过所述第一电阻R1接地，控制端与其第二端相连；

所述第二开关管M2的第一端与所述带隙基准电路的电压输入端相连，第二端为所述带隙基准电路的输出端，输出基准电压Vout，控制端与所述第一开关管M1的控制端相连；

所述控制电路100的第一端与所述第二开关管M2的第二端相连，第二端接地，第三端与所述运算放大电路200的第一输入端相连，第四端与所述运算放大电路200的第二输入端相连，所述运算放大电路200的输出端与所述第二开关管M2的控制端相连；

其中，所述第一开关管M1和所述第二开关管M2组成电流镜结构，基于所述电压输入端输入的电压VDD产生第一控制电压，输出给所述控制电路100的第一端；所述控制电路100基于所述第一控制电压产生第一调节电压和第二调节电压；所述运算放大电路200基于所述第一调节电压V1和所述第二调节电压V2，调节所述第二开关管M2的控制端电压，直至所述带隙基准电路建立正常的工作点，输出基准电压Vout。

可选的，在本申请的一个实施例中，所述第一开关管和所述第二开关管均为第一型场效应晶体管，可选的，所述第一型场效应晶体管为P型场效应晶体管，即PMOS管，但本申请对此并不做限定，具体视情况而定。

下面以所述第一开关管M1和所述第二开关管M2均为PMOS管为例，对所述带隙基准电路的自启动过程进行描述，此时两个开关管的第一端均为源极，第二端均为漏极，控制端均为栅极。

具体的，当所述电压输入端输入的电压VDD从0V开始上电时，其电压值小于所述第一开关管M1的导通压降，所述第一开关管M1和所述第二开关管M2均处于关断状态，此时所述运算放大电路100的第一输入端输入的电压V1和其第二输入端输入的电压V2相等，均为0V，即V1＝V2＝0V。

当所述电压输入端输入的电压VDD大于所述第一开关管M1的导通压降后，随着所述电压输入端输入的电压VDD的继续增大，所述第一开关管M1、所述第一电阻R1到地形成的通路开始慢慢导通，流经所述第一开关管M1的电流开始增大。由于所述第一开关管M1和所述第二开关管M2组成电流镜结构，又由于此时所述控制电路100还处于关断状态，可以把它等效成一个电容，因此，所述第二开关管M2开始镜像流经所述第一开关管M1的电流，从而通过其第二端向所述控制电路100这一等效电容充电，进而在其第二端产生所述第一控制电压输出给所述控制电路100的第一端。

随着所述电压输入端输入的电压VDD继续增大，流经所述第一开关管M1的电流逐渐增大，流经所述第二开关管M2的电流也逐渐增大，使得所述第二开关管M2的第二端电压逐渐增大，从而使得所述第一控制电压逐渐增大，进而使得所述控制电路100开始工作，此时，所述控制电路100基于其第一端输入的所述第一控制电压，产生所述第一调节电压V1和所述第二调节电压V2，使得所述带隙基准电路打破零简并点，实现自启动；进一步地，所述运算放大电路200基于所述第一调节电压V1和所述第二调节电压V2，调节所述第二开关管M2的控制端电压，直至所述带隙基准电路建立正常的工作点，输出基准电压Vout。

由此可见，本申请实施例所提供的带隙基准电路，可以在不额外增加启动电路的情况下，打破零简并点，实现自启动。

可选的，在上述实施例的基础上，在本申请的一个实施例中，继续如图2所示，所述控制电路100基于其第一端输入的所述第一控制电压，产生第一调节电压V1经其第三端输出，同时产生第二调节电压V2经其第四端输出；所述运算放大电路200基于其第一输入端输入的所述第一调节电压V1以及其第二输入端输入的所述第二调节电压V2，调节所述第二开关管M2的控制端电压，直至所述带隙基准电路建立正常的工作点，输出基准电压Vout。

在上述实施例的基础上，在本申请的一个实施例中，如图3所示，所述控制电路100包括：电连接在所述第二开关管的第二端与地端之间的第一支路10、第二支路20和第三支路30；

其中，所述第一支路10的第一端与所述第二开关管M2的第二端相连，第二端接地，用于基于其第一端输入的所述第一控制电压产生第二控制电压，经其输出端输出给所述第二支路20的控制端；

所述第二支路20的第一端与所述第二开关管M2的第二端相连，第二端接地，用于基于其第一端输入的所述第一控制电压和其控制端输入的所述第二控制电压，产生所述第一调节电压V1经其第一输出端输出给所述运算放大电路200的第一输入端，以及产生第三控制电压经其第二输出端输出给所述第三支路30的控制端；

所述第三支路30的第一端与所述第二开关管M2的第二端相连，第二端接地，用于基于其第一端输入的所述第一控制电压和其控制端输入的所述第三控制电压，产生所述第二调节电压V2经其输出端输出给所述运算放大电路200的第二输入端，以使得所述运算放大电路200基于所述第一调节电压V1和所述第二调节电压V2，调节所述第二开关管M2的控制端电压，直至所述带隙基准电路建立正常的工作点，输出基准电压Vout。

需要说明的是，在本申请实施例中，当所述电压输入端输入的电压VDD大于所述第一开关管M1的导通压降后，所述第二开关管M2在其第二端产生所述第一控制电压输出给所述控制电路100中所述第一支路10的第一端、所述第二支路20的第一端以及所述第三支路30的第一端。随着所述电压输入端输入的电压VDD的增大，所述第二开关管M2在其第二端产生的所述第一控制电压逐渐增大，使得所述控制电路100开始工作。

此时，在所述控制电路100中，如图3所示，所述第一支路10基于其第一端输入的所述第一控制电压产生所述第二控制电压，经其输出端输出给所述第二支路20的控制端；所述第二支路20基于其第一端输入的所述第一控制电压和其控制端输入的所述第二控制电压，产生所述第一调节电压V1经其第一输出端输出给所述运算放大电路200的第一输入端，以及产生所述第三控制电压经其第二输出端输出给所述第三支路30的控制端；所述第三支路30基于其第一端输入的所述第一控制电压和其控制端输入的所述第三控制电压，产生所述第二调节电压V2经其输出端输出给所述运算放大电路200的第二输入端，所述带隙基准电路打破零简并点，实现自启动。

进一步地，所述运算放大电路200基于其第一输入端输入的所述第一调节电压V1以及其第二输入端输入的所述第二调节电压V2，调节所述第二开关管M2的控制端电压，从而调节所述第二开关管M2的第二端电压，直至所述带隙基准电路建立正常的工作点，在所述第二开关管M2的第二端输出基准电压Vout。

在上述实施例的基础上，在本申请的一个实施例中，如图4所示，

所述第一支路10包括：

串联的第二电阻R2和第一三极管Q1，所述第二电阻R2的第一端与所述第二开关管M2的第二端相连，第二端与所述第一三极管Q1的第一端相连，所述第一三极管Q2的第二端接地，控制端与其第一端相连；

所述第二支路20包括：

串联的第三电阻R3、第二三极管Q2和第四电阻R4，所述第三电阻R3的第一端与所述第二开关管M2的第二端相连，第二端与所述第二三极管Q2的第一端相连，所述第二三极管Q2的第二端通过所述第四电阻R4接地，控制端与所述第一三极管Q1的控制端相连；

所述第三支路30包括：

串联的第五电阻R5和第三三极管Q3，所述第五电阻R5的第一端与所述第二开关管M2的第二端相连，第二端与所述第三三极管Q3的第一端相连，所述第三三极管Q3的第二端接地，控制端与所述第二三极管Q2的第一端相连；

其中，所述第二三极管Q2的第一端与所述运算放大电路200的第一输入端相连，输出所述第一调节电压V1；所述第三三极管Q3的第一端与所述运算放大电路200的第二输入端相连，输出所述第二调节电压V2；

所述第二电阻R2、所述第三电阻R3和所述第五电阻R5的阻值相等。

需要说明的是，在本申请实施例中，所述第一支路10的第一端为所述第二电阻的第一端，第二端为所述第一三极管Q1的第二端，输出端为所述第一三极管Q1的控制端；所述第二支路20的第一端为所述第三电阻R3的第一端，第二端为所述第四电阻R4接地的一端，控制端为所述第二三极管Q2的控制端，第一输出端和第二输出端为同一输出端，其为所述第二三极管Q2的第一端；所述第三支路30的第一端为所述第五电阻R5的第一端，第二端为所述第三三极管Q3的第二端，控制端为所述第三三极管Q3的控制端，输出端为所述第三三极管Q3的第一端。

可选的，在本申请的一个实施例中，所述第一三极管Q1、所述第二三极管Q2和所述第三三极管Q3均为第一型三极管，所述第一型三极管可以为NPN型三极管，也可以为PNP型三极管，本申请对此并不做限定，具体视情况而定。

可选的，在本申请的一个实施例中，所述第一三极管Q1、所述第二三极管Q2和所述第三三极管Q3的导通压降相同，本申请对此并不做限定，具体视情况而定。

下面以所述第一三极管Q1、所述第二三极管Q2和所述第三三极管Q3均为NPN型三极管，且其导通压降相同为例，对所述控制电路100的工作过程进行描述，此时，各三极管的第一端为集电极，第二端为发射极，控制端为基极。

具体的，当所述电压输入端输入的电压VDD大于所述第一开关管M1的导通压降后，随着所述电压输入端输入的电压VDD的增大，所述第二开关管M2在其第二端产生的所述第一控制电压逐渐增大。

当所述第一控制电压小于所述第一三极管Q1的导通压降时，所述第一三极管Q1、所述第二三极管Q2和所述第三三极管Q3均未导通，此时，所述运算放大电路200的第一输入端通过所述第三电阻R3和所述第二开关管M2的第二端相连，所述运算放大电路200的第二输入端通过所述第五电阻R5和所述第二开关管M2的第二端相连，因此，所述运算放大电路200的第一输入端输入的电压V1等于其第二输入端输入的电压V2，且均随着所述第一控制电压的增大而增大，即均从0V开始逐渐上升。

当所述第一控制电压大于所述第一三极管Q1的导通压降后，所述第一三极管Q1开始导通。由于所述第二三极管Q2的第二端串联了所述第四电阻R4，虽然所述第二三极管Q2也开始导通，但其控制端与其第二端间的电压小于所述第一三极管Q1的控制端与其第二端间的电压，而且所述第一三极管Q1刚开始导通，流经所述第一三极管Q1的电流IQ1很小，因此，流经所述第二三极管Q2的电流IQ2会更小，所述第二三极管Q2仍接近于关断状态，此时，所述运算放大电路200的第一输入端输入的电压V1继续随着所述第一控制电压的增大而增大。又由于所述第三三极管Q3的控制端与所述第二三极管Q2的第一端相连，也通过所述第三电阻R3与所述第二开关管M2的第二端相连，即所述第三三极管Q3的控制端电压也大于其导通压降，且继续随着所述第一控制电压的增大而增大，因此，所述第三三极管Q3也开始导通，此时，由于所述第三三极管Q3导通后，有电流IQ3流经所述第五电阻R5和所述第三三极管Q3，从而使得所述第五电阻R5上有压降产生，因此，所述运算放大电路的第二输入端输入的电压V2此时会出现一个陡落，使得所述运算放大电路200的第一输入端输入的电压V1大于其第二输入端输入的电压V2，即V1>V2，但此时，由于所述电压输入端输入的电压VDD还比较小，所述第二开关管M2在其第二端产生的所述第一控制电压也比较小，刚使得所述第一三极管Q1和所述第三三极管Q3开始导通，因此，此时所述运算放大电路200的第一输入端输入的电压V1和其第二输入端输入的电压V2仍然较小，还不足以使得所述运算放大电路200开始工作。

随着所述电压输入端输入的电压VDD的继续增大，所述第二开关管M2在其第二端产生的所述第一控制电压也继续增大，使得所述第一三极管Q1的控制端电压逐渐增大，从而使得所述第二三极管Q2的控制端电压也逐渐增大，进而使得所述第二三极管Q2逐渐导通，此时流经所述第二三极管Q2的电流IQ2逐渐增大，与所述第二三极管Q2串联的所述第三电阻R3上的压降逐渐增大，因此，所述运算放大电路200的第一输入端输入的电压V1此时也会出现一个陡落，即所述第三三极管Q3的控制端电压也会出现一个陡落，从而使得流经所述第三三极管Q3的电流IQ3减小，与所述第三三极管Q3串联的所述第五电阻R5上的压降减小，进而使得所述运算放大电路200的第二输入端输入的电压V2会出现一个跳跃，又由于所述第三三极管Q3也是刚导通，流经所述第三三极管Q3的电流IQ3本来就较小，此时，所述第三三极管Q3的控制端电压的陡落使得流经所述第三三极管Q3的电流IQ3变得更小，小于流经所述第二三极管Q2的电流IQ2，从而使得所述第五电阻R5上的压降小于所述第三电阻R3上的压降，进而使得所述运算放大电路200的第一输入端输入的电压V1小于其第二输入端输入的电压V2，即V1<V2，而且，此时所述电压输入端输入的电压VDD已经较大，所述第二开关管M2在其第二端产生的所述第一控制电压也已经较大，已使得所述第一三极管Q1、第二三极管Q2和所述第三三极管Q3均已导通，因此，所述运算放大电路200的第一输入端输入的V1和其第二输入端输入的电压V2已经可以使得所述运算放大电路200开始工作。

需要说明的是，所述运算放大电路200的输出端输出的电压信号基于其第一输入端输入的电压V1和其第二输入端输入的电压V2的大小而定，即当所述运算放大电路的第一输入端输入的电压V1大于其第二输入端输入的电压V2时，其输出端输出的电压增大；当所述运算放大电路的第一输入端输入的电压V1小于其第二输入端输入的电压V2时，其输出端输出的电压减小。因此，当所述第二三极管Q2导通后，所述运算放大电路的第一输入端输入的电压V1小于其第二输入端输入的电压V2时，所述运算放大电路的输出端输出的电压减小，将所述第二开关管M2的控制端电压拉低，使得所述第二开关管M2的控制端与其第一端间的电压增大，从而使得流经所述第二开关管M2的电流增大，进而使得所述第二开关管M2的第二端电压增大，即所述第一控制电压继续增大。

而在所述第二三极管Q2导通后，由于流经所述第二三极管Q2的电流IQ2为：

其中，ΔV_BE为所述第一三极管Q1的控制端与其第二端间的电压和所述第二三极管Q2的控制端与其第二端间的电压之间的差值，因此，当所述第二三极管Q2导通后，随着所述第一控制电压的继续增大，所述第一三极管Q1的控制端与其第二端间的电压和所述第二三极管Q2的控制端与其第二端间的电压同步变化，使得所述第一三极管Q1的控制端与其第二端间的电压和所述第二三极管Q2的控制端与其第二端间的电压之间的差值ΔV_BE变化很小。

从公式(5)可以看出，所述第一三极管Q1的控制端与其第二端间的电压和所述第二三极管Q2的控制端与其第二端间的电压之间的差值ΔV_BE变化很小会使得流经所述第二三极管Q2的电流IQ2变化很小，从而使得与所述第二三极管Q2串联的所述第三电阻R3上的压降变化很小。因此，随着所述第一控制电压的继续增大，所述运算放大电路200的第一输入端输入的电压V1又会继续增大，即所述第三三极管Q3的控制端电压又继续增大，使得流经所述第三三极管Q3的电流IQ3逐渐增大，从而使得与所述第三三极管Q3串联的所述第五电阻R5上的压降逐渐增大，进而使得所述运算放大电路200的第二输入端输入的电压V2逐渐降低，直至所述运算放大电路200的第一输入端输入的电压V1等于其第二输入端输入的电压V2，所述带隙基准电路建立正常的工作点，在所述第二开关管M2的第二端输出基准电压Vout。

具体的，所述第二开关管M2的第二端输出的基准电压Vout为：

其中，V_BE(Q3)为所述第三三极管Q3的控制端与其第二端间的电压，具有负温度系数，ΔV_BE为所述第一三极管Q1的控制端与其第二端间的电压和所述第二三极管Q2的控制端与其第二端间的电压之间的差值，具有正温度系数。从公式(6)可以看到，通过对所述第三电阻R3和所述第四电阻R4的阻值进行合适的选取，可以得到具有零温度系数的基准电压Vout。

综上可知，在本申请实施例中，当所述电压输入端输入的电压VDD大于所述第一开关管M1的导通压降后，随着所述电压输入端输入的电压VDD的增大，所述第二开关管M2在其第二端产生的所述第一控制电压逐渐增大，使得所述运算放大电路200的第一输入端输入的电压V1和其第二输入端输入的电压V2从0V开始逐渐升高；当所述第一三极管Q1和所述第三三极管Q3导通时，所述运算放大电路的第二输入端输入的电压V2出现一次陡落，此时，所述运算放大电路的第一输入端输入的电压V1大于其第二输入端输入的电压V2；当所述第二三极管Q2导通时，所述运算放大电路的第一输入端输入的电压V1也出现一次陡落，而其第二输入端输入的电压V2出现一次跳跃，此时，所述运算放大电路的第一输入端输入的电压V1小于其第二输入端输入的电压V2，使得所述运算放大电路的输出端输出的电压减小，将所述第二开关管M2的控制端电压拉低，因此，所述第二开关管M2的控制端与其第一端间的电压增大，使得流经所述第二开关管M2的电流增大，从而使得所述第二开关管M2在其第二端产生的所述第一控制电压继续增大，进而使得所述运算放大电路的第一输入端输入的电压V1又继续升高，而其第二输入端输入的电压V2逐渐降低，直至所述运算放大电路200的第一输入端输入的电压V1等于其第二输入端输入的电压V2，所述带隙基准电路建立正常的工作点，在所述第二开关管M2的第二端输出基准电压Vout。

需要说明的是，在本申请实施例中，所述运算放大电路200的输出端与所述第二开关管M2的控制端相连，还可以在所述带隙基准电路的电压输入端输入的电压VDD发生波动，使得其基准电压Vout发生变化时，所述运算放大电路100基于其第一输入端输入的电压V1与其第二输入端输入的电压V2的大小，控制其输出端电压同方向变化，使得所述第二开关管M2的控制端电压同方向变化，从而使得所述第二开关管M2的控制端与其第一端间的电压反方向变化，进而使得所述第二开关管Q2的第二端电压反方向变化，即所述基准电压Vout反方向变化，直至所述基准电压Vout保持稳定。

下面继续以所述第一开关管M1和所述第二开关管M2均为PMOS管为例，对所述运算放大电路200的上述调节过程进行说明。

具体的，当所述电压输入端输入的电压VDD增大时，所述第二开关管M2的控制端与其第一端间的电压增大，流经所述第二开关管M2的电流增大，使得所述第二开关管M2的第二端电压增大，即所述基准电压Vout增大，由于所述第二三极管Q2的第二端串联了所述第四电阻R4，且所述第三电阻R3和所述第五电阻R5的阻值相等，因此，由所述第三电阻R3、所述第二三极管Q2和所述第四电阻R4组成的所述第二支路的电阻大于由所述第五电阻R5和所述第三三极管Q3组成的所述第三支路的电阻，使得所述第二支路的电流IQ2增大的幅度小于所述第三支路的电流IQ3增大的幅度，从而使得所述第三电阻R3上压降增大的幅度小于所述第五电阻R5上压降增大的幅度，进而使得所述运算放大电路200的第一输入端输入的电压V1大于其第二输入端输入的电压V2，此时，所述运算放大电路的输出端输出的电压增大，将所述第二开关管M2的控制端电压拉高，使得所述第二开关管M2的控制端与其第一端间的电压减小，从而使得流经所述第二开关管M2的电流减小，进而使得所述第二开关管M2的第二端电压降低，将所述基准电压Vout拉低，直至所述基准电压Vout保持稳定。

当所述电压输入端输入的电压VDD减小时，所述第二开关管M2的控制端与其第一端间的电压减小，流经所述第二开关管M2的电流减小，使得所述第二开关管M2的第二端电压减小，即所述基准电压Vout减小，同样由于由所述第三电阻R3、所述第二三极管Q2和所述第四电阻R4组成的所述第二支路的电阻大于由所述第五电阻R5和所述第三三极管Q3组成的所述第三支路的电阻，因此，所述第二支路的电流IQ2减小的幅度小于所述第三支路的电流IQ3减小的幅度，从而使得所述第三电阻R3上压降减小的幅度小于所述第五电阻R5上压降减小的幅度，进而使得所述运算放大电路200的第一输入端输入的电压V1小于其第二输入端输入的电压V2，此时，所述运算放大电路的输出端输出的电压减小，将所述第二开关管M2的控制端电压拉低，使得所述第二开关管M2的控制端与其第一端间的电压增大，从而使得流经所述第二开关管M2的电流增大，进而使得所述第二开关管M2的第二端电压升高，将所述基准电压Vout拉高，直至所述基准电压Vout保持稳定。

可选的，在上述实施例的基础上，在本申请的一个实施例中，如图5所示，所述带隙基准电路还包括：

第六电阻R6，所述第六电阻R6位于所述电压输入端与所述第一开关管M1的第一端之间，其第一端与所述电压输入端相连，第二端与所述第一开关管M1的第一端相连，以使得在所述第一开关管M1和所述第二开关管M2组成的电流镜结构中，可以通过调整所述第六电阻R6的阻值，使得流经所述第二开关管M2的电流大于流经所述第一开关管M1的电流，从而保证所述控制电路100的正常工作。

在上述实施例的基础上，在本申请的一个实施例中，如图6所示，所述运算放大电路200包括：运算放大器A1、第七电阻R7和第一电容C1，其中，

所述运算放大器A1的第一输入端与所述第二三极管Q2的第一端相连，第二输入端与所述第三三极管Q3的第一端相连，输出端与所述第二开关管M2的控制端相连，

所述运算放大器A1的输出端还通过串联的所述第七电阻R7和所述第一电容C1接地。

需要说明的是，在本申请实施例中，所述运算放大电路200的第一输入端为所述运算放大器A1的第一输入端，所述运算放大电路200的第二输入端为所述运算放大器A1的第二输入端，所述运算放大电路200的输出端为所述运算放大器A1的输出端。

可选的，在上述实施例的基础上，在本申请的一个实施例中，继续如图6所示，所述运算放大器A1的第一输入端为所述运算放大器A1的正极输入端，所述运算放大器A1的第二输入端为所述运算放大器A1的负极输入端，即所述运算放大器A1的正极输入端与所述第二三极管Q2的第一端相连，所述运算放大器A1的负极输入端与所述第三三极管Q3的第一端相连，所述运算放大器A1的输出端输出的电压基于其正极输入端输入的电压V1和其负极输入端输入的电压V2的大小而定。具体的，当所述运算放大器A1的正极输入端输入的电压V1大于其负极输入端输入的电压V2时，所述运算放大器A1的输出端输出的电压增大；当所述运算放大器A1的正极输入端输入的电压V1小于其负极输入端输入的电压V2时，所述运算放大器A1的输出端输出的电压减小。

还需要说明的是，在本申请实施例中，所述运算放大器A1的输出端与所述第二开关管M2的控制端相连，以在所述电压输入端输入的电压VDD发生波动，使得所述基准电压Vout发生变化时，所述运算放大电器A1基于其正极输入端输入的电压V1与其负极输入端输入的电压V2的大小，控制所述运算放大器A1的输出端电压同方向变化，即当所述电压输入端输入的电压VDD增大使得所述基准电压Vout增大时，所述运算放大器A1的正极输入端电压V1大于其负极输入端电压V2，使得所述运算放大器A1的输出端电压增大；当所述电压输入端输入的电压VDD减小使得所述基准电压Vout减小时，所述第一运算放大器A1的正极输入端电压V1小于其负极输入端电压V2，使得所述运算放大器A1的输出端电压减小，进一步地，所述第二开关管M2的控制端电压基于所述运算放大器A1的输出端电压同方向变化，从而使得所述第二开关管M2的控制端与其第一端间的电压反方向变化，进而使得所述第二开关管Q2的第二端电压反方向变化，即所述基准电压Vout反方向变化，直至所述基准电压Vout保持稳定。

另外，所述运算放大器A1的输出端还通过串联的所述第七电阻R7和所述第一电容C1接地。其中，所述第一电容C1起到滤波的作用，具体的，当所述运算放大器A1的输出端输出的电压变化频率较低时，所述第一电容C1的阻抗较大，使得所述运算放大器A1的输出端输出的低频电压信号传输到所述第二开关管M2的控制端；当所述运算放大器A1的输出端输出的电压变化频率较高，超出所述运算放大器A1的工作带宽时，此时，所述运算放大器A1已经无法及时响应，所述第一电容C1的阻抗较小，从而将所述运算放大器A1的输出端输出的高频电压信号短路到地，以防止所述运算放大器A1发生震荡；所述第七电阻R7是为了防止所述运算放大器A1的输出端直接接地，对所述运算放大器A1的输出端起保护作用。

需要说明的是，本申请实施例所提供的带隙基准电路输出的基准电压值Vout可以为1.2V，此时所述电压输入端输入的电压VDD基本上超过1.4V就可以满足所述带隙基准电路的正常工作，由此可见，本申请实施例所提供的带隙基准电路具有低电压、低功耗的优点。

然而，由背景技术部分所述可知，当太阳能电池作为电源进行供电时，其电压波动较大，且电压可能降至比较低的值，因此还需要低电压、低功耗的带隙基准电路具有高的电源抑制比，从而当带隙基准电路的电源电压发生变化时，减小对其输出的基准电压的影响。

发明人研究发现，在低电压下一般较难设计比较准的预调制电压电路来增加带隙基准电路的电源抑制比，这是因为，为了提高带隙基准电路的电源抑制比，电路设计者一般会在供电电源和带隙基准电路之间增加一级预调制电压电路，然后再用此电压电路给带隙基准电路供电，此时由带隙基准电路和一级预调制电压电路所组成的系统的电源抑制比为带隙基准电路的电源抑制比和一级预调制电压电路的电源抑制比之和，但是，此种方式需要增加额外的电路，并且一级预调制电压电路将产生一定的压降，从而提高了系统的最低工作电压。

而在本申请实施例所提供的带隙基准电路中，其电源抑制比包含两部分，一是运算放大电路的电源抑制比折算到带隙基准电路的输出端的电源抑制比，二是其他部分的电源抑制比通过运算放大电路折算到带隙基准电路的输出端的电源抑制比。

因此，在本申请实施例中，提高所述带隙基准电路的电源抑制比可以从以下两个方面中的至少一个着手：一是提高所述运算放大电路自身的电源抑制比；二是提高所述运算放大电路的增益。

首先，从提高所述运算放大电路自身的电源抑制比的角度考虑，所述运算放大器A1的供电电源应保持稳定，以提高所述运算放大器A1自身的电源抑制比，进而折算到所述带隙基准电路的输出端，提高所述带隙基准电路的电源抑制比。

因此，在上述实施例的基础上，在本申请的一个实施例中，如图7所示，所述运算放大器A1还具有电源输入端，所述运算放大器A1的电源输入端与所述第二开关管M2的第二端相连，以利用所述带隙基准电路输出的基准电压Vout给所述运算放大器A1进行供电，一方面可以省去所述运算放大器A1的偏置电压产生电路，从而简化所述带隙基准电路的电路结构；另一方面，由于所述带隙基准电路输出的基准电压Vout通过所述运算放大器A1的调节作用保持稳定，因此，所述运算放大器A1的偏置电压很稳定，从而可以提高所述运算放大器A1自身的电源抑制比，进而折算到所述带隙基准电路的输出端，提高所述带隙基准电路的电源抑制比。但本申请所提供的带隙基准电路在应用时并不限于利用所述带隙基准电路输出的基准电压Vout给所述运算放大器A1进行供电，在本申请的其他实施例中，也可以包括利用其他的偏置电压产生电路给所述运算放大器A1进行供电，具体视情况而定。

进一步地，还可以从提高所述运算放大电路的增益的角度进行考虑，在上述实施例的基础上，在本申请的一个实施例中，如图8所示，所述运算放大器A1的第一输入端为所述运算放大器A1的负极输入端，所述运算放大器A1的第二输入端为所述运算放大器A1的正极输入端，此时，在所述运算放大电路200还包括：位于所述第二开关管M2的第二端和所述第一电阻R1远离地的一端之间的第三开关管M3，所述第三开关管M3的第一端与所述第二开关管M2的第二端相连，第二端与所述第一电阻R1远离地的一端相连，控制端与所述运算放大器A1的输出端相连，以通过在所述运算放大电路200中增加所述第三开关管M3，增大所述运算放大电路200的增益。

下面对所述运算放大电路200中增加所述第三开关管M3后的工作过程进行详细描述。

需要说明的是，在本申请实施例中，如图8所示，所述第三开关管M3的第二端与所述第一电阻R1远离地的一端相连，且所述第一电阻R1远离地的一端与所述第二开关管M2的控制端相连，因此，所述第三开关管M3的第二端与所述第二开关管M2的控制端相连，且所述第三开关管M3的第二端为所述运算放大电路200的输出端。

还需要说明的是，所述运算放大器A1的输出端与所述第三开关管M3的控制端相连，且所述第三开关管M3的第二端与所述第二开关管M2的控制端相连，因此，所述运算放大器A1基于其第一输入端输入的电压V1和其第二输入端输入的电压V2的大小而输出的电压信号传输到所述第三开关管M3的控制端，由所述第三开关管M3作为第一级单管运算放大器对其进行一次放大后，再由所述第三开关管M3的第二端传输到所述第二开关管M2的控制端，从而调节所述第二开关管M2的第二端电压，即所述带隙基准电路输出的基准电压Vout。

由此可见，本申请实施例所提供的带隙基准电路，通过增加一级单管运算放大器，即所述第三开关管M3，增大所述运算放大电路的增益，从而增大除所述运算放大电路之外的其他部分的电源抑制比通过所述运算放大电路折算到所述带隙基准电路的输出端的电源抑制比，进而提高所述带隙基准电路的电源抑制比。

可选的，在本申请的一个实施例中，所述第三开关管M3为PMOS管，此时，所述第三开关管M3的第一端为源极，第二端为漏极，控制端为栅极，继续如图8所示，所述第三开关管M3的第二端为所述运算放大电路200的输出端。但本申请对所述第三开关管M3的类型并不做限定，具体视情况而定。

需要说明的是，在本申请实施例中，由于所述第三开关管M3的第二端电压与其控制端电压(即所述运算放大电路的输出端输出的电压)的变化方向相反，即当所述第三开关管M3的控制端电压增大时，其控制端与其第一端间的电压减小，流经所述第三开关管M3的电流减小，与所述第三开关管M3串联的所述第一电阻R1上的压降减小，使得所述第三开关管M3的第二端电压减小；当所述第三开关管M3的控制端端电压减小时，其控制端与其第一端间的电压增大，流经所述第三开关管M3的电流增大，与所述第三开关管M3串联的所述第一电阻R1上的压降增大，使得所述第三开关管M3的第二端电压增大，因此，所述运算放大器A1的第一输入端为所述运算放大器A1的负极输入端，所述运算放大器A1的第二输入端为所述运算放大器A1的正极输入端，即所述运算放大器A1的负极输入端与所述第二三极管Q2的第一端相连，所述运算放大器A1的正极输入端与所述第三三极管Q3的第一端相连。

还需要说明的是，在本申请实施例中，当所述电压输入端输入的电压VDD发生波动，使得所述基准电压Vout发生变化时，由所述运算放大器A1和所述第三开关管M3组成的所述运算放大电路200的调节过程和前述实施例中只由所述运算放大器A1组成的所述运算放大电路200的调节过程不同。

具体的，当所述电压输入端输入的电压VDD增大，使得所述基准电压Vout增大时，所述运算放大器A1的负极输入端输入的电压V1大于其正极输入端输入的电压V2，从而使得所述运算放大器A1的输出端输出的电压减小，进而使得所述第三开关管M3的第二端电压增大，即所述运算放大电路200的输出端电压增大，将所述第二开关管M2的控制端电压拉高，使得所述第二开关管M2的控制端与其第一端间的电压减小，从而使得流经所述第二开关管M2的电流减小，进而使得所述第二开关管M2的第二端电压降低，将所述基准电压Vout拉低，直至所述基准电压Vout保持稳定。

当所述电压输入端输入的电压VDD减小，使得所述基准电压Vout减小时，所述运算放大器A1的负极输入端输入的电压V1小于其正极输入端输入的电压V2，所述运算放大器A1的输出端输出的电压增大，进而使得所述第三开关管M3的第二端电压减小，即所述运算放大电路200的输出端电压减小，将所述第二开关管M2的控制端电压拉低，使得所述第二开关管M2的控制端与其第一端间的电压增大，从而使得流经所述第二开关管M2的电流增大，进而使得所述第二开关管M2的第二端电压升高，将所述基准电压Vout拉高，直至所述基准电压Vout保持稳定。

在上述实施例的基础上，在本申请的一个实施例中，为继续提高所述带隙基准电路的增益，如图9所示，所述运算放大电路200还包括：

位于所述第一开关管M1的第二端和所述第一电阻R1远离地的一端之间的第四开关管M4，所述第四开关管M4的第一端与所述第一开关管M1的第二端相连，第二端与所述第一电阻R1远离地的一端相连，控制端与偏置电压输入端相连，输入偏置电压Vbias，其中，所述偏置电压Vbias大于所述第四开关管M4的导通压降，以使得所述第四开关管M4处于导通状态。

需要说明的是，在本申请实施例中，由于所述第四开关管M4的第一端与所述第一开关管M1的第二端相连，所述第一开关管M1的第二端与其控制端相连，且其控制端与所述第二开关管M2的控制端相连，因此，所述第四开关管M4的第一端与所述第二开关管M2的控制端相连；由于所述第四开关管M4的第二端与所述第一电阻R1远离地的一端相连，且所述第一电阻R1远离地的一端与所述第三开关管M3的第二端相连，因此，所述第四开关管M4的第二端与所述第三开关管M3的第二端相连，此时，所述运算放大电路的输出端为所述第四开关管M4的第一端。

可选的，在本申请的一个实施例中，所述第四开关管M4为NMOS管，此时，所述第四开关管M4的第一端为漏极，第二端为源极，控制端为栅极。但本申请对此并不做限定，具体视情况而定。

需要说明的是，在本申请实施例中，继续如图9所示，所述运算放大器A1的输出端与所述第三开关管M3的控制端相连，所述第三开关管M3的第二端与所述第四开关管M4的第二端相连，所述第四开关管M4的第一端与所述第二开关管M2的控制端相连，因此，所述运算放大器A2基于其第一输入端输入的电压V1和其第二输入端输入的电压V2的大小而输出的电压信号传输到所述第三开关管M3的控制端，经所述第三开关管M3作为第一级单管运算放大器对其进行一次放大，再由所述第三开关管M3的第二端传输到所述第四开关管M4的第二端，经所述第四开关管M4作为第二级单管运算放大器对其进行二次放大，再由所述第四开关管M4的第一端传输到所述第二开关管M2的控制端，进而调节所述第二开关管M2的第二端电压，即所述带隙基准电路输出的基准电压Vout。

还需要说明的是，在本申请实施例中，由于在所述第一开关管M1的第二端与所述第一电阻R1远离地的一端之间增加了所述第四开关管M4，因此，当所述电压输入端输入的VDD大于所述第一开关管M1以及所述第四开关管M4的导通压降之和后，由所述第一开关管M1、所述第四开关管M4以及所述第一电阻R1形成的通路开始导通。

再需要说明的是，在本申请实施例中，由于所述第三开关管M3的第二端与所述第四开关管M4的第二端相连，且所述第四开关管M4的第二端与所述第二开关管M2的控制端相连，因此，当所述第三开关管M3基于其控制端接收的所述运算放大器A1输出的电压信号，控制其第二端电压发生变化时，所述第四开关管M4的第二端电压同方向变化，使得所述第四开关管M4的第一端电压同方向变化，从而使得所述第二开关管M2的控制端电压同方向变化，即当所述电压输入端输入的电压VDD发生波动，使得所述基准电压Vout发生变化时，由所述运算放大器A1、所述第三开关管M3和所述第四开关管M4组成的所述运算放大电路200的调节过程和由所述运算放大器A1和所述第三开关管M3组成的所述运算放大电路200的调节过程相同，由于该调节过程在前述实施例中已经进行了详细地阐述，这里不再重复赘述。

由此可见，在本申请实施例中，所述带隙基准电路通过增加两级单管运算放大器，即所述第三开关管M3和所述第四开关管M4，进一步增大了所述运算放大电路的增益，从而进一步增大了除所述运算放大电路之外的其他部分的电源抑制比通过所述运算放大电路折算到所述带隙基准电路的输出端的电源抑制比，进而提高所述带隙基准电路的电源抑制比。

需要说明的是，上述实施例虽然通过增加两级单管运算放大器，增大了所述运算放大电路的增益，进而提高了所述带隙基准电路的电源抑制比，但是当所述运算放大电路的增益较大时，系统不太容易稳定。因此，在上述实施例的基础上，在本申请的一个实施例中，如图10所示，所述运算放大电路200还包括：

第二电容C2，所述第二电容C2的第一端与所述第四开关管M4的第一端相连，第二端与所述第四开关管M4的第二端相连。

需要说明的是，在本申请实施例中，所述运算放大电路100的输出端为所述第四开关管M4的第一端，输出电压信号Vop，此时，所述第四开关管M4的小信号等效模型如图11所示，其中，Iin为所述第三开关管M3的第二端所输出的电流。

经过小信号模型的推导，可以得到所述第四开关管M4的增益为：

其中，gm1为所述第四开关管M4的跨导，由所述第四开关管M4的尺寸所决定，C2为所述第二电容的电容值。

故所述第三开关管M3和所述第四开关管M4组成的两级单管运算放大器的增益为：

其中，gm2为所述第三开关管M3的跨导，由所述第三开关管M3的尺寸所决定。

从公式(8)可以看出，在本申请实施例中，所述运算放大电路通过增加所述第三电容C3，产生了一个零点和一个极点，其中，所产生的零点对应公式(8)中分子等于0时的S值，设为S1，其具体为：

所产生的极点对应公式(8)中分母等于0时的S值，设为S2，其具体为：

结合公式(9)和公式(10)可以看出，通过调整所述第四开关管M4的尺寸，以及所述第一电阻R1和所述第六电阻R6的阻值，可以将极点(对应S2)放于所述运算放大电路的工作带宽以外，将零点(对应S1)放于所述运算放大电路的工作带宽以内，并且零点(对应S1)位于极点(S2)的前面，从而提高所述运算放大电路的相位裕度，进而提高所述运算放大电路的稳定性。

还需要说明的是，在本申请实施例所提供的带隙基准电路中，所述第一开关管M1和所述第二开关管M2为共源极输入，当所述电压输入端输入的电压VDD有小信号波动时，由于所述第四开关管M4的第一端到地的输出阻抗远大于所述第六电阻R6，因此，所述电压输入端输入的电压VDD的波动通过所述第一开关管M1的第一端及其控制端几乎全部传到所述第二开关管M2的控制端，而且，所述第二开关管Q2的第一端也与所述电压输入端相连，从而使得所述第二开关管M2的控制端与其第一端间的电压变化较小，进而结合所述运算放大电路200的调节作用，使得所述第二开关管M2的控制端与其第一端间的电压保持稳定，从而使得所述第二开关管M2的第二端电压保持稳定，进而使得所述带隙基准电路输出的基准电压Vout保持稳定。

另外，考虑到当所述电压输入端输入的电压VDD变化频率较高时，所述运算放大电路能够及时响应，因此，在上述实施例的基础上，在本申请的一个实施例中，如图12所示，所述带隙基准电路还包括：

第三电容C3，所述第三电容C3的第一端与所述第二开关管M2的第二端相连，第二端与所述运算放大电路200的第二输入端相连。

可选的，在上述实施例的基础上，在本申请的一个实施例中，继续如图12所示，所述运算放大电路200包括所述运算放大器A1、所述第三开关管M3、所述第四开关管M4、所述第七电阻R7以及所述第一电容C1，且所述运算放大电路的第一输入端为所述运算放大器A1的负极输入端，所述运算放大电路的第二输入端为所述运算放大器A1的正极输入端，因此，所述第三电容C3的第二端与所述运算放大器A1的正极输入端相连。

需要说明的是，在本申请实施例中，当所述电压输入端输入的电压VDD变化频率较高时，由流经所述第二三极管Q2的电流变化和流经所述第三三极管Q3的电流变化不同，进而引起所述运算放大器A1的负极输入端输入的电压V1与其正极输入端输入的电压V2大小的不同的传输过程就无法及时响应了，此时，所述带隙基准电路引入所述第四电容C4，通过所述第四电容C4将所述电压输入端输入的电压VDD的高频电压信号及时地传递到所述运算放大器A1的正极输入端，然后所述运算放大器A1基于其正极输入端输入的电压V2和其负极输入端输入的电压V1的大小，控制其输出端输出的电压变化，这种电压变化进而通过所述第三开关管M3的控制端及其第二端，所述第四开关管M4的第二端及其第一端，以及所述第二开关管M2的控制端传递到所述第二开关管M2的第二端，最终使得所述运算放大器A1的正极输入端输入的电压V2和其负极输入端输入的电压V1再次相等时，所述带隙基准电路输出稳定的基准电压Vout。

还需要说明的是，在本申请实施例中，由所述运算放大器A1和其输出端串联连接的所述第七电阻R7以及所述第一电容C1组成的整体运算放大电路来说，该整体运算放大电路的截止频率等于所述运算放大器A1的增益与所述第一电容C1的电容值的乘积，由于所述运算放大器A1的增益较高，因此，该整体运算放大电路的截止频率很高，高于由所述第三电容C3通过的所述电压输入端输入的高频电压信号的变化频率，即所述第三电容C3通过的所述电压输入端输入的高频电压信号仍位于该整体运算放大电路的工作带宽以内，使得所述运算放大器A1能够及时响应，进而传递到所述第三开关管M3的控制端，而不会被所述第一电容C1短路接地。

此外，本申请实施例还提供了一种电子设备，包括上述任一实施例所提供的带隙基准电路，其中，所述带隙基准电路的具体工作过程已在上述各实施例中进行了详细地阐述，此处不再赘述。

综上，本申请实施例所提供的带隙基准电路及电子设备，包括第一开关管、第二开关管、第一电阻、控制电路和运算放大电路，所述第一开关管和所述第二开关管组成电流镜结构，基于电压输入端输入的电压产生第一控制电压；所述控制电路基于所述第一控制电压产生第一调节电压和第二调节电压，所述运算放大电路基于所述第一调节电压和所述第二调节电压，调节所述第二开关管的控制端电压，直至所述带隙基准电路建立正常的工作点，输出基准电压。由此可见，本申请实施例所提供的带隙基准电路，可以在不额外增加启动电路的情况下，打破零简并点，实现自启动。

本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。