具体实施方式

下面，根据附图对本公开的一个例子进行说明。另外，在以下的说明中，根据需要使用表示特定的方向或位置的用语，但这些用语的使用是为了易于理解参照了附图的本公开的内容，并非通过这些用语的意思来限定本公开的技术范围。并且，下面的说明本质上不过是例示而已，并非要对本发明及其应用品或者其用途进行限制。进而，附图是示意性的，各尺寸的比率等不一定与现实一致。

图1是表示本公开的第1实施方式的半导体继电器电路1a的一个例子的结构图。如图1所示，半导体继电器电路1a包括半导体继电器模块2a、电源端子3、控制端子4以及控制电路5。半导体继电器模块2a包括第1半导体继电器10、第2半导体继电器20、第3半导体继电器30、封装70、第1输入端子71、第2输入端子72以及第3输入端子73。

封装70在内部容纳第1半导体继电器10、第2半导体继电器20和第3半导体继电器30。封装70例如由具有绝缘性的树脂形成。但是，封装70不限于树脂，也可以是由陶瓷等其他材料制成。封装70例如在俯视下具有长方形形状。但是，封装70不限于长方形形状，也可以是其他形状。

第1输入端子71、第2输入端子72以及第3输入端子73设置于封装70。第1输入端子71、第2输入端子72、第3输入端子73分别配置为一部分露出到封装70的外部。半导体继电器模块2a还包括第1输出端子81、第2输出端子82、第3输出端子83以及第1监控端子87。第1输出端子81、第2输出端子82和第3输出端子83设置于封装70。第1输出端子81、第2输出端子82、第3输出端子83以及第1监控端子87分别配置为一部分露出到封装70的外部。

在半导体继电器模块2a中，在封装70的内部，第1半导体继电器10、第2半导体继电器20和第3半导体继电器30在封装70的长度方向上排列配置。第3半导体继电器30在封装70的长边方向上配置于第1半导体继电器10与第2半导体继电器20之间。

第1半导体继电器10包括第1输入电路11和第1输出电路12。在电流流过第1输入电路11时，第1输出电路12成为接通状态(ON)。在电流未流过第1输入电路11时，第1输出电路12成为断开状态(OFF)。第2半导体继电器20包括第2输入电路21和第2输出电路22。在电流流过第2输入电路21时，第2输出电路22成为接通状态。在电流未流过第2输入电路21时，第2输出电路22成为断开状态。第3半导体继电器30包括第3输入电路31和第3输出电路32。在电流流过第3输入电路31时，第3输出电路32成为接通状态。在电流未流过第3输入电路31时，第3输出电路32成为断开状态。此外，所谓接通状态，是指在输出电路中流过电流的状态。断开状态是指在输出电路中不流过电流的状态。

第1输入电路11在封装70内与第1输入端子71和第2输入端子72连接。第2输入电路21在封装70内与第1输入端子71和第2输入端子72连接。第3输入电路31在封装70内与第1输入端子71和第3输入端子73连接。

详细而言，第1输入电路11经由连接线74与第1输入端子71连接。第1输入电路11经由连接线75与第2输入端子72连接。第2输入电路21经由连接线76与第1输入端子71连接。第2输入电路21经由连接线77与第2输入端子72连接。第3输入电路31经由连接线78与第1输入端子71连接。第3输入电路31经由连接线79与第3输入端子73连接。连接线74-79配置在封装70内。

第1输出电路12在封装70内与第1输出端子81和第1连接线80连接。第2输出电路22在封装70内与第2输出端子82和第1连接线80连接。第1输出电路12和第2输出电路22在封装70内经由第1连接线80相互串联连接。第3输出电路32在封装70内与第3输出端子83和第1连接线80连接。第1连接线80配置在封装70内。第1监控端子87在封装70内与第1连接线80连接。

图2是表示半导体继电器模块2a的一个例子的结构图。如图2所示，第1半导体继电器10的第1输入电路11包括第1输入部13、第2输入部14以及发光元件15。第1输入部13与第1输入端子71连接。第2输入部14与第2输入端子72连接。发光元件15与第1输入部13和第2输入部14连接。发光元件15通过电流在第1输入电路11中的流动而发光。

第2半导体继电器20的第2输入电路21包括第1输入部23、第2输入部24以及发光元件25。第1输入部23与第1输入端子71连接。第2输入部24与第2输入端子72连接。发光元件25与第1输入部23和第2输入部24连接。发光元件25通过电流在第2输入电路21中的流动而发光。

第3半导体继电器30的第3输入电路31包括第1输入部33、第2输入部34以及发光元件35。第1输入部33与第1输入端子71连接。第2输入部34与第3输入端子73连接。发光元件35与第1输入部33和第2输入部34连接。发光元件35通过电流在第3输入电路31中的流动而发光。

第1半导体继电器10的第1输出电路12包括第1输出部16、第2输出部17以及2个MOSFET18、19。第1输出部16与第1输出端子81连接。第2输出部17与第1连接线80连接。MOSFET18、19以寄生二极管的朝向相互为相反方向的方式相互串联连接。MOSFET18、19根据发光元件25的发光的有无而被切换为接通状态和断开状态。在MOSFET18、19为接通状态下，第1输出部16和第2输出部17导通。在MOSFET18、19为断开状态下，第1输出部16与第2输出部17成为非导通。

第2半导体继电器20的第2输出电路22包括第1输出部26、第2输出部27以及2个MOSFET28、29。第1输出部26与第1连接线80连接。第2输出部27与第2输出端子82连接。MOSFET28、29以寄生二极管的朝向相互为相反方向的方式相互串联连接。MOSFET28、29根据发光元件25的发光的有无而被切换为接通状态和断开状态。在MOSFET28、29为接通状态下，第1输出部26与第2输出部27导通。在MOSFET28、29为断开状态下，第1输出部26与第2输出部27成为非导通。

第3半导体继电器30的第3输出电路32包括第1输出部36、第2输出部37以及2个MOSFET38、39。第1输出部36与第1连接线80连接。第2输出部37与第3输出端子83连接。MOSFET38、39以寄生二极管的朝向相互为相反方向的方式相互串联连接。MOSFET38、39根据发光元件25的发光的有无而被切换为接通状态和断开状态。在MOSFET38、39为接通状态下，第1输出部36与第2输出部37导通。在MOSFET38、39为断开状态下，第1输出部36与第2输出部37成为非导通。

如图1所示，第1输入端子71、第2输入端子72和第3输入端子73经由控制电路5连接到电源端子3和控制端子4。向电源端子3供给电源电压。向控制端子4供给输入信号。

控制电路5包括第1电路91、第2电路92和第3电路93。第1电路91将电源端子3与第1输入端子71连接。第2电路92经由晶体管94和电阻95连接控制端子4和第2输入端子72。第3电路93经由晶体管96、97和电阻98将控制端子4与第3输入端子73连接。晶体管96经由电阻99与电源端子3连接。此外，控制电路5的结构不限于图1所示的结构，也可以进行变更。

第1输出端子81与第1外部输出端子6连接。第2输出端子82与第2外部输出端子7连接。第3输出端子83与接地点GND连接。即，第3输出端子83是用于使第1连接线80接地的接地端子。

控制电路5根据向控制端子4供给的输入信号，将半导体继电器模块2a的各输入端子的通电状态切换为第1状态和第2状态。第1状态是电流流过第1输入端子71和第2输入端子72、电流不流过第3输入端子73的状态。第2状态是电流不流过第1输入端子71和第2输入端子72、电流流过第3输入端子73的状态。

图3是表示与输入信号的电压控制相应的半导体继电器模块2a的动作的时序图。图3A表示向控制端子4供给的输入信号的电压的变化。图3B表示第1半导体继电器10的第1输出电路12和第2半导体继电器20的第2输出电路22的接通(ON)/断开(OFF)的状态的变化。图3C表示第3半导体继电器30的第3输出电路32的接通(ON)/断开(OFF)的状态的变化。图3D表示第1输出端子81与第2输出端子82之间的导通/非导通的状态的变化。

如图3A所示，若在时间T1向控制端子4供给接通(+)的输入信号，则控制电路5使向半导体继电器模块2a的各输入端子71-73的通电状态为第1状态。即，电流流过第1输入端子71和第2输入端子72，电流不流过第3输入端子73。由此，电流在第1输入电路11和第2输入电路21中流动，由此，如图3B所示，在比时间T1稍微延迟的时间T1’，第1输出电路12和第2输出电路22成为接通状态(ON)。另外，由于在第3输入电路31中不流过电流，因此如图3C所示，第3输出电路32为断开状态(OFF)。由此，如图3D所示，在时间T1’，第1输出端子81与第2输出端子82导通。此时，第1连接线80和第3输出端子83不导通。

接着，如图3A所示，在时间T2，若向控制端子4的输入信号被断开，则控制电路5将对半导体继电器模块2a的各输入端子71-73的通电状态设为第2状态。即，电流不流过第1输入端子71和第2输入端子72，电流流过第3输入端子73。由此，在第1输入电路11和第2输入电路21中不流过电流，由此，如图3B所示，第1输出电路12和第2输出电路22在比时间T2稍微延迟的时间T2’成为断开状态(OFF)。另外，如图3C所示，在比时间T2’稍微延迟的时间T2”，第3输出电路32成为接通状态(ON)。由此，如图3D所示，在时间T2’以后，第1输出端子81与第2输出端子82成为非导通。另外，在时间T2”以后，第1连接线80和第3输出端子83导通，从而第1连接线80经由第3输出端子83接地。由此，能够得到良好的隔离特性。

下面，与上述一样，如图3A所示，在时间T3，若对控制端子4供给接通的输入信号，则如图3C所示，在比时间T3稍微延迟的时间T3”，第3输出电路32成为断开状态。另外，如图3B所示，在比时间T3”稍微延迟的时间T3’，第1输出电路12和第2输出电路22成为接通状态。由此，如图3D所示，第1输出端子81与第2输出端子82导通。另外，第1连接线80和第3输出端子83不导通。

接着，如图3A所示，若在时间T4向控制端子4的输入信号被断开时，则如图3B所示，在比时间T4稍微延迟的时间T4’，第1输出电路12和第2输出电路22成为断开状态。另外，如图3C所示，在比时间T4’稍微延迟的时间T4”，第3输出电路32成为接通状态。由此，如图3D及图4所示，在时间T4’以后，第1输出端子81与第2输出端子82成为非导通。另外，在时间T4”以后，第1连接线80和第3输出端子83导通。

在以上说明的本实施方式的半导体继电器模块2a中，第1半导体继电器10的第1输出电路12和第2半导体继电器20的第2输出电路22相互串联连接，同时被切换为接通状态和断开状态。另外，在第1输出端子81和第2输出端子82非导通时，第1连接线80通过与第3输出端子83导通而接地。由此，能够在第1输出端子81与第2输出端子82之间得到良好的隔离特性。

另外，在半导体继电器模块2a中，各半导体继电器10、20、30的输入电路11、21、31在封装70的内部分别与输入端子71、72、73连接。另外，各半导体继电器10、20、30的输出电路12、22、32在封装70的内部分别与输出端子81、82、83连接。因此，能够在电路基板上避免布线彼此交叉的复杂的布线结构，能够简化布线。由此，能够实现可以降低高频信号的传递损失，并且可以容易地进行电路基板的设计的半导体继电器模块2a。另外，通过第1监控端子87，能够监控第1连接线80的电压。因此，例如能够监控第1输出端子81与第2输出端子82的导通的状态。

此外，第1半导体继电器10和第2半导体继电器20是低导通电阻型的半导体继电器，第3半导体继电器30是低端子间电容型的半导体继电器也可以。即，第1半导体继电器10的输出导通电阻和第2半导体继电器20的输出导通电阻也可以分别比第3半导体继电器30的输出导通电阻小，且第3半导体继电器30的输出端子间电容比第1半导体继电器10的输出端子间电容和第2半导体继电器20的输出端子间电容小。由此，能够实现良好的插入损失和隔离特性。

或者，第1至第3半导体继电器10、20、30的全部也可以是输出端子间电容为12pF以下的低端子间电容型的半导体继电器。低端子电容型的半导体继电器的输出端子间电容更优选为0.8pF以下，进一步优选为0.2pF以下。

接下来，对本公开的第2实施例的半导体继电器电路1b进行说明。图4是表示第2实施方式的半导体继电器电路1b的一个例子的结构图。在图4中，对于第2实施方式的半导体继电器电路1b的结构中的与第1实施方式相同的结构标注相同的附图标记。例如，电源端子3、控制端子4、控制电路5、第1半导体继电器10、第2半导体继电器20、第3半导体继电器30、封装70、第1输入端子71、第2输入端子72、第3输入端子73、第1输出端子81、第2输出端子82、第3输出端子83以及第1监控端子87，由于与第1实施方式相同，因此省略详细的说明。

半导体继电器电路1b包括半导体继电器模块2b。半导体继电器模块2b除了上述的半导体继电器模块2a的结构以外，还包括第4半导体继电器40、第5半导体继电器50、第6半导体继电器60、第4输出端子84、第5输出端子85、第2连接线86以及第2监控端子88。第4～第6半导体继电器40、50、60与第1～第3半导体继电器10、20、30排列的方向平行地排列配置。第4～第6半导体继电器40、50、60相对于第1～第3半导体继电器10、20、30配置于与第1～第3半导体继电器10、20、30排列的方向交叉的方向。但是，第4～第6半导体继电器40、50、60的配置也可以变更。例如，第1～第6半导体继电器10、20、30、40、50、60也可以在封装70的长度方向上排列成一列而配置。

第4半导体继电器40包括第4输入电路41和第4输出电路42。在电流流过第4输入电路41时，第4输出电路42成为接通状态。在电流未流过第4输入电路41时，第4输出电路42成为断开状态。第5半导体继电器50包括第5输入电路51和第5输出电路52。在电流流过第5输入电路51时，第5输出电路52成为接通状态。在电流未流过第5输入电路51时，第5输出电路52成为断开状态。第6半导体继电器60包括第6输入电路61和第6输出电路62。在电流流过第6输入电路61时，第6输出电路62成为接通状态。在电流未流过第6输入电路61时，第6输出电路62成为断开状态。

第4输出端子84、第5输出端子85和第2监控端子88设置于封装70，分别配置为一部分露出到封装70的外部。第2连接线86在封装70内连接第4输出电路42和第5输出电路52。第4输出端子84与第3外部输出端子8连接。第5输出端子85与第4外部输出端子9连接。第2监控端子88在封装70内与第2连接线86连接。

第4输入电路41在封装70内与第1输入端子71和第2输入端子72连接。第5输入电路51在封装70内与第1输入端子71和第2输入端子72连接。第6输入电路61在封装70内与第1输入端子71和第3输入端子73连接。

第4输出电路42在封装70内与第4输出端子84和第2连接线86连接。第5输出电路52在封装70内与第5输出端子85和第2连接线86连接。第6输出电路62在封装70内与第3输出端子83和第2连接线86连接。

图5及图6是表示半导体继电器模块2b的结构的一个例子的图。如图6所示，第4半导体继电器40的第4输入电路41包括第1输入部43、第2输入部44以及发光元件45。第1输入部43与第1输入端子71连接。第2输入部44与第2输入端子72连接。第5半导体继电器50的第5输入电路51包括第1输入部53、第2输入部54以及发光元件55。第1输入部53与第1输入端子71连接。第2输入部54与第2输入端子72连接。第6半导体继电器60的第6输入电路61包括第1输入部63、第2输入部64以及发光元件65。第1输入部63与第1输入端子71连接。第2输入部64与第3输入端子73连接。第4～第6半导体继电器40、50、60的发光元件45、55、65的结构与上述第1～第3半导体继电器10、20、30的发光元件15、25、35相同，因此省略详细的说明。

第4半导体继电器40的第4输出电路42包括第1输出部46、第2输出部47以及2个MOSFET48、49。第1输出部46与第4输出端子84连接。第2输出部47与第2连接线86连接。第5半导体继电器50的第5输出电路52包括第1输出部56、第2输出部57以及2个MOSFET58、59。第1输出部56与第2连接线86连接。第2输出部57与第5输出端子85连接。第6半导体继电器60的第6输出电路62包括第1输出部66、第2输出部67以及2个MOSFET68、69。第1输出部66与第2连接线86连接。第2输出部67与第3输出端子83连接。第4～第6半导体继电器的MOSFET48、49、58、59、68、69的结构与上述的第1～第3半导体继电器的MOSFET18、19、28、29、38、39相同，因此省略详细的说明。

在半导体继电器模块2b中，在电流流过第1输入端子71和第2输入端子72、电流不流过第3输入端子73的第1状态下，第1输出电路12、第2输出电路22、第4输出电路42和第5输出电路52成为接通状态，第3输出电路32和第6输出电路62成为断开状态。由此，第1输出端子81与第2输出端子82导通，第4输出端子84与第5输出端子85导通，第1连接线80与第3输出端子83成为非导通，第2连接线86与第3输出端子83成为非导通。

在电流不流过第1输入端子71和第2输入端子72、电流流过第3输入端子73的第2状态下，第1输出电路12、第2输出电路22、第4输出电路42和第5输出电路52成为断开状态，第3输出电路32和第6输出电路62成为接通状态。由此，第1输出端子81与第2输出端子82成为非导通，第4输出端子84与第5输出端子85成为非导通，第1连接线80与第3输出端子83导通，且第2连接线86与第3输出端子83导通。

以上说明的第2实施方式的半导体继电器模块2b与第1实施方式的半导体继电器模块2a一样，通过向控制端子4供给的输入信号的电压控制来进行控制。在该情况下，第4输出电路42和第5输出电路52与图3B所示的第1输出电路12和第2输出电路22同样地被切换为接通状态和断开状态。另外，第6输出电路62与图3C所示的第3输出电路32同样地，被切换为接通状态和断开状态。由此，第4输出端子84和第5输出端子85与图3D所示的第1输出端子81和第2输出端子82同样地被切换为导通状态和非导通状态。

在半导体继电器模块2b中，第1半导体继电器10的第1输出电路12和第2半导体继电器20的第2输出电路22相互串联连接，第4半导体继电器40的第4输出电路42和第5半导体继电器50的第5输出电路52相互串联连接。并且，这些输出电路同时被切换为接通状态和断开状态。

第3半导体继电器30控制将第1输出电路12与第2输出电路22连接的第1连接线80向接地点GND的连接。另外，第6半导体继电器60控制将第4输出电路42与第5输出电路52连接的第2连接线86向接地点GND的连接。由此，能够在第1输出端子81与第2输出端子82之间、以及第4输出端子84与第5输出端子85之间提高隔离特性。

另外，与第1实施方式的半导体继电器模块2a一样，在第2实施方式的半导体继电器模块2b中，也能够在电路基板上避免布线彼此交叉的复杂的布线结构，能够简化布线。由此，能够实现可以降低高频信号的传递损失，并且可以容易地进行电路基板的设计的半导体继电器模块2b。另外，通过第2监控端子88，能够监控第2连接线86的电压。因此，例如能够监控第4输出端子84与第5输出端子85的导通的状态。

以上说明了一实施方式，但是本发明不限于上述实施方式，在不脱离发明的要点的范围内可以进行各种变更。

半导体继电器电路、半导体继电器模块以及半导体继电器的构造不限于上述的实施方式，也可以变更。半导体继电器模块中包括的半导体继电器的数量不限于3个或6个。半导体继电器的数量可以为4个以上或7个以上。

第3输入电路31也可以在封装70内与第2输入端子72和第3输入端子73连接。第6输入电路61也可以在封装70内与第2输入端子72和第3输入端子73连接。

在上述的第1实施方式中，第2输入电路21与第1输入电路11并联地与第1输入端子71和第2输入端子72连接。但是，如图7所示的第1变形例那样，第1输入电路11和第2输入电路21也可以相互串联地与第1输入端子71和第2输入端子72连接。

在上述的第2实施方式中，第1输入电路11、第2输入电路21、第4输入电路41和第5输入电路51相互并联地与第1输入端子71和第2输入端子72连接。但是，如图8所示的第2变形例那样，第1输入电路11、第2输入电路21、第4输入电路41和第5输入电路51也可以相互串联地与第1输入端子71和第2输入端子72连接。

第1实施方式或第1变形例的半导体继电器模块2a中的第1～第3半导体继电器10、20、30的配置不限于上述实施方式，也可以变更。例如，如图9所示，也可以在第1半导体继电器10与第3半导体继电器30之间配置第2半导体继电器20。关于第2实施方式或第2变形例的半导体继电器模块2b也一样，第1～第6半导体继电器10、20、30、40、50、60的配置不限于上述实施方式，也可以变更。输入端子和/或输出端子的配置不限于上述实施方式，也可以变更。

控制电路5的结构不限于上述实施方式，也可以变更。例如，控制电路5也可以构成为通过向第2输入端子72和第3输入端子73的输入信号的电流控制，将向半导体继电器模块2a的各输入端子的通电状态切换为第1状态和第2状态。

图10是表示与输入信号的电流控制相应的半导体继电器模块2a的动作的时序图。图10A表示向第2输入端子72供给的输入信号的电流的变化。图10B表示向第3输入端子73供给的输入信号的电流的变化。图10C表示第1半导体继电器10的第1输出电路12和第2半导体继电器20的第2输出电路22的接通(ON)/断开(OFF)的状态的变化。图10D表示第3半导体继电器30的第3输出电路32的接通/断开的状态的变化。图10E表示第1输出端子81与第2输出端子82的导通/非导通的状态的变化。

如图10A以及图10B所示，在时间T1，若向第2输入端子72供给接通的输入信号，且向第3输入端子73的输入信号断开，则向半导体继电器模块2a的各输入端子的通电状态成为第1状态。即，电流流过第1输入端子71和第2输入端子72，电流不流过第3输入端子73。由此，电流在第1输入电路11和第2输入电路21中流动，由此，如图10C所示，在比时间T1稍微延迟的时间T1’，第1输出电路12和第2输出电路22成为接通状态。另外，在第3输入电路31中不流过电流，从而如图10D所示，第3输出电路32成为断开状态。由此，如图10E所示，在时间T1’，第1输出端子81与第2输出端子82导通。此时，第1连接线80和第3输出端子83非导通。

接着，若如图10A所示，在时间T2，向第2输入端子72的输入信号被断开，并如图10B所示，在时间T3，对第3输入端子73供给接通的输入信号，则向半导体继电器模块2a的各输入端子的通电状态成为第2状态。即，电流不流过第1输入端子71和第2输入端子72，电流流过第3输入端子73。由此，在第1输入电路11和第2输入电路21中不流过电流，由此，如图10C所示，在比时间T2稍微延迟的时间T2’，第1输出电路12和第2输出电路22成为断开状态。另外，如图10D所示，在比时间T3稍微延迟的时间T3’，第3输出电路32成为接通状态。由此，如图10E所示，在时间T2’以后，第1输出端子81与第2输出端子82成为非导通。另外，在时间T3’以后，第1连接线80和第3输出端子83导通。因此，如图10E所示，在第1输出端子81与第2输出端子82为非导通时，第1连接线80经由第3输出端子83接地。

下面，与上述一样，如图10B所示，若在时间T4向第3输入端子73的输入信号被断开，如图10D所示，则在比时间T4稍微延迟的时间T4’，第3输出电路32成为断开状态。另外，如图10A所示，若在时间T5向第2输入端子72供给接通的输入信号时，如图10C所示，则在比时间T5稍微延迟的时间T5’，第1输出电路12和第2输出电路22成为接通状态。由此，在时间T4’以后，第1连接线80和第3输出端子83成为非导通。另外，如图10E所示，在时间T5’以后，第1输出端子81与第2输出端子82导通。

接着，如图10A所示，若在时间T6向第2输入端子72的输入信号被断开，如图10C所示，则在比时间T6稍微延迟的时间T6’，第1输出电路12和第2输出电路22成为断开状态。另外，如图10B所示，若在时间T7向第3输入端子73供给接通的输入信号，如图10D所示，则在比时间T7稍微延迟的时间T7’，第3输出电路32成为接通状态。由此，如图10E所示，在时间T6’以后，第1输出端子81与第2输出端子82成为非导通。另外，在时间T7’以后，第1连接线80和第3输出端子83导通。

另外，关于第2实施方式的半导体继电器模块2b，也可以通过向第2输入端子72和第3输入端子73的输入信号的电流控制，与上述同样地进行控制。

产业上的可利用性

根据本发明，能够实现可以确保稳定的动作特性、并且可以容易地进行电路基板的设计的半导体继电器模块。