一种低成本高性能igbt驱动电路及方法

文档序号:619097 发布日期:2021-05-07 浏览:3次 >En<

阅读说明:本技术 一种低成本高性能igbt驱动电路及方法 (Low-cost high-performance IGBT driving circuit and method ) 是由 范立荣 严朝勇 何明 莫剑章 黄剑 于 2021-01-25 设计创作,主要内容包括:本发明公开了一种低成本高性能IGBT驱动电路及方法,其中驱动电路包括:信号输入模块,用于输入第一PWM控制信号和第二PWM控制信号;驱动模块,用于根据所述第一PWM控制信号控制MOS上管的工作状态,根据所述第二PWM控制信号控制MOS下管的工作状态;放电模块,包括上管放电单元和下管放电单元,所述上管放电单元用于在MOS上管关闭后,释放MOS上管栅极上的电量;所述下管放电单元用于在MOS下管关闭后,释放MOS下管栅极上的电量。本发明提供一种新型的低成本高性能中小功率IGBT驱动应用电路,该驱动电路简单,具有低成本和高可靠性的有点,具有很好的经济及社会应用价值,可广泛应用于电力电子应用技术领域。(The invention discloses a low-cost high-performance IGBT driving circuit and a method, wherein the driving circuit comprises: the signal input module is used for inputting a first PWM control signal and a second PWM control signal; the driving module is used for controlling the working state of an MOS upper tube according to the first PWM control signal and controlling the working state of an MOS lower tube according to the second PWM control signal; the discharging module comprises an upper tube discharging unit and a lower tube discharging unit, and the upper tube discharging unit is used for releasing the electric quantity on the grid of the MOS upper tube after the MOS upper tube is closed; the lower tube discharging unit is used for releasing the electric quantity on the grid of the MOS lower tube after the MOS lower tube is closed. The invention provides a novel low-cost high-performance medium and small power IGBT driving application circuit, which is simple, has the advantages of low cost and high reliability, has good economic and social application values, and can be widely applied to the technical field of power electronic application.)

一种低成本高性能IGBT驱动电路及方法

技术领域

本发明涉及电力电子应用技术领域,尤其涉及一种低成本高性能IGBT驱动电路及方法。

背景技术

专利号为CN202020365413.0、CN202010500180.5的现有专利对中小功率IGBT驱动技术做了详述,前者是借助驱动芯片acpl-333j+辅助外围实现IGBT驱动及保护,这增加了芯片成本,对中小企业成本不利;而后者虽然没有借助驱动芯片,但采用光耦驱动隔离,对时速动态性能要求较高的场合无法使用。

术语解释:

IGBT:绝缘栅双极型晶体管,是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件,兼有MOSFET的高输入阻抗和GTR的低导通压降两方面的优点。

发明内容

为至少一定程度上解决现有技术中存在的技术问题之一,本发明的目的在于提供一种低成本高性能IGBT驱动电路及方法。

本发明所采用的技术方案是:

一种低成本高性能IGBT驱动电路,包括:

信号输入模块,用于输入第一PWM控制信号和第二PWM控制信号;

驱动模块,用于根据所述第一PWM控制信号控制MOS上管的工作状态,根据所述第二PWM控制信号控制MOS下管的工作状态;

放电模块,包括上管放电单元和下管放电单元,所述上管放电单元用于在MOS上管关闭后,释放MOS上管栅极上的电量;所述下管放电单元用于在MOS下管关闭后,释放MOS下管栅极上的电量。

进一步,所述信号输入模块包括第一输入模块和第二输入模块;

所述第一输入模块包括第二十五电阻、第二十六电阻和第九晶体管;

所述第二十五电阻的一端连接第一偏置电压,所述第二十五电阻的另一端连接所述第九晶体管的基极,所述第九晶体管的发射极连接所述第二十六电阻的一端,所述第二十六电阻的另一端输入第一PWM控制信号,所述第九晶体管的集电极连接驱动模块;

所述第二输入模块包括第三十一电阻和第十三晶体管;

所述第十三晶体管的基极连接第一偏置电压,所述第十三晶体管的发射极连接所述第三十一电阻的一端,所述第三十一电阻的另一端输入第二PWM控制信号,所述第十三晶体管的集电极连接驱动模块。

进一步,所述驱动模块包括上管驱动单元和下管驱动单元;

所述上管驱动单元用于控制MOS上管的工作状态,所述下管驱动单元用于控制MOS下管的工作状态。

进一步,所述上管驱动单元包括第十晶体管、第八二极管、第二十三电阻、第九十九电阻和第一百电阻;

所述第十晶体管的基极连接所述第九晶体管的集电极,所述第十晶体管的反射极连接第二偏置电压,所述第十晶体管的集电极连接所述第八二极管的正极,所述第八二极管的负极连接所述第二十三电阻的一端,所述第二十三电阻的另一端分别连接所述第九十九电阻的一端和第一百电阻的一端,所述第九十九电阻的另一端连接第五MOS管的栅极,所述第一百电阻的另一端连接第六MOS管的栅极;

所述第五MOS管和所述第六MOS管均为MOS上管。

进一步,所述下管驱动单元包括第十一晶体管、第十九二极管、第二十八电阻、第二十九电阻、第三十电阻和第六十七电阻;

所述第十一晶体管的基极连接所述第十三晶体管的集电极,所述第十一晶体管的发射极连接第二偏置电压,所述第十一晶体管的集电极连接所述第十九二极管的正极,所述第十九二极管的负极连接所述第二十八电阻的一端,所述第二十八电阻的另一端分别连接所述第二十九电阻的一端、所述第三十电阻的一端和所述第六十七电阻的一端;

所述第二十九电阻的另一端连接第七MOS管的栅极,所述第三十电阻的另一端连接第八MOS管的栅极,所述第六十七电阻的另一端连接第十四MOS管的栅极;

所述第七MOS管、第八MOS管和第十四MOS管均为MOS下管。

进一步,所述上管放电单元包括第六晶体管、第四十九电阻、第五十三电阻、第十九电阻和第二十一电容;

所述第六晶体管的基极连接所述第十晶体管的集电极,所述第六晶体管的发射极连接所述第二十三电阻的另一端,所述第六晶体管的集电极依次通过所述第五十三电阻和第十九电阻接地,所述第四十九电阻串联在所述第六晶体管的基极和集电极之间;

所述第二十一电容的一端连接所述第一百电阻的一端,所述第二十一电容的另一端连接所述第六晶体管的集电极。

进一步,所述下管放电单元包括第十四晶体管和第十九电阻;

所述第十四晶体管的基极连接所述第十一晶体管的集电极,所述第十四晶体管的发射极连接所述第二十八电阻的另一端,所述第十四晶体管的集电极通过所述第十九电阻接地。

进一步,所述下管驱动单元包括过流保护电路,所述过流保护电路包括第七十六电容和第三十三电阻;

所述第七十六电容的一端连接所述第十九电阻的一端,所述第七十六电容的另一端连接所述第三十三电阻的一端,所述第三十三电阻的另一端连接所述第十一晶体管的基极。

进一步,所述下管驱动单元还包括第三十二极管,所述第三十二极管的正极连接第二偏置电压,所述第三十二极管的负极连接所述第十一晶体管的发射极。

本发明所采用的另一技术方案是:

一种控制方法,应用于如上所述的一种低成本高性能IGBT驱动电路,包括以下步骤:

采用第一PWM控制信号控制MOS上管的导通及关闭;

采用第二PWM控制信号控制MOS下管的导通及关闭;

其中,当MOS下管导通时,MOS上管也导通。

本发明的有益效果是:本发明提供一种新型的低成本高性能中小功率IGBT驱动应用电路,该驱动电路简单,具有低成本和高可靠性的有点,具有很好的经济及社会应用价值。

附图说明

为了更清楚地说明本发明实施例或者现有技术中的技术方案,下面对本发明实施例或者现有技术中的相关技术方案附图作以下介绍,应当理解的是,下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例,对于本领域的技术人员而言,在无需付出创造性劳动的前提下,还可以根据这些附图获取到其他附图。

图1是本发明实施例中一种低成本高性能IGBT驱动电路的电子电路图;

图2是本发明实施例中一种低成本高性能IGBT驱动电路的仿真电路图;

图3是本发明实施例中一种低成本高性能IGBT驱动电路的仿真的结果示意图。

具体实施方式

下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。对于以下实施例中的步骤编号,其仅为了便于阐述说明而设置,对步骤之间的顺序不做任何限定,实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。

在本发明的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。

在本发明的描述中,若干的含义是一个或者多个,多个的含义是两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。

本发明的描述中,除非另有明确的限定,设置、安装、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。

如图1所示,本实施例提供一种低成本高性能IGBT驱动电路,包括:

信号输入模块,用于输入第一PWM控制信号和第二PWM控制信号;

驱动模块,用于根据所述第一PWM控制信号控制MOS上管的工作状态,根据所述第二PWM控制信号控制MOS下管的工作状态;

放电模块,包括上管放电单元和下管放电单元,所述上管放电单元用于在MOS上管关闭后,释放MOS上管栅极上的电量;所述下管放电单元用于在MOS下管关闭后,释放MOS下管栅极上的电量。

进一步作为可选的实施方式,所述信号输入模块包括第一输入模块和第二输入模块;

所述第一输入模块包括第二十五电阻R25、第二十五电阻R26和第九晶体管Q9;

所述第二十五电阻R25的一端连接第一偏置电压,所述第二十五电阻R25的另一端连接所述第九晶体管Q9的基极,所述第九晶体管Q9的发射极连接所述第二十五电阻R26的一端,所述第二十五电阻R26的另一端输入第一PWM控制信号,所述第九晶体管Q9的集电极连接驱动模块;

所述第二输入模块包括第三十一电阻R31和第十三晶体管Q13;

所述第十三晶体管Q13的基极连接第一偏置电压,所述第十三晶体管Q13的发射极连接所述第三十一电阻R31的一端,所述第三十一电阻R31的另一端输入第二PWM控制信号,所述第十三晶体管Q13的集电极连接驱动模块。

进一步作为可选的实施方式,所述驱动模块包括上管驱动单元和下管驱动单元;

所述上管驱动单元用于控制MOS上管的工作状态,所述下管驱动单元用于控制MOS下管的工作状态。

进一步作为可选的实施方式,所述上管驱动单元包括第十晶体管Q13、第八二极管D8、第二十三电阻R23、第九十九电阻R99和第一百电阻R100;

所述第十晶体管Q13的基极连接所述第九晶体管Q9的集电极,所述第十晶体管Q13的反射极连接第二偏置电压,所述第十晶体管Q13的集电极连接所述第八二极管D8的正极,所述第八二极管D8的负极连接所述第二十三电阻R23的一端,所述第二十三电阻R23的另一端分别连接所述第九十九电阻R99的一端和第一百电阻R100的一端,所述第九十九电阻R99的另一端连接第五MOS管的栅极,所述第一百电阻R100的另一端连接第六MOS管的栅极;

所述第五MOS管和所述第六MOS管均为MOS上管。

进一步作为可选的实施方式,所述下管驱动单元包括第十一晶体管Q11、第十九二极管D19、第二十八电阻R28、第二十九电阻R29、第三十电阻R30和第六十七电阻R67;

所述第十一晶体管Q11的基极连接所述第十三晶体管Q13的集电极,所述第十一晶体管Q11的发射极连接第二偏置电压,所述第十一晶体管Q11的集电极连接所述第十九二极管D19的正极,所述第十九二极管D19的负极连接所述第二十八电阻R28的一端,所述第二十八电阻R28的另一端分别连接所述第二十九电阻R29的一端、所述第三十电阻R30的一端和所述第六十七电阻R67的一端;

所述第二十九电阻R29的另一端连接第七MOS管的栅极,所述第三十电阻R30的另一端连接第八MOS管的栅极,所述第六十七电阻R67的另一端连接第十四MOS管的栅极;

所述第七MOS管、第八MOS管和第十四MOS管均为MOS下管。

进一步作为可选的实施方式,所述上管放电单元包括第六晶体管Q6、第四十九电阻R49、第五十三电阻R53、第十九电阻R19和第二十一电容C21;

所述第六晶体管Q6的基极连接所述第十晶体管Q10的集电极,所述第六晶体管Q6的发射极连接所述第二十三电阻R23的另一端,所述第六晶体管Q6的集电极依次通过所述第五十三电阻R53和第十九电阻R19接地,所述第四十九电阻R49串联在所述第六晶体管Q6的基极和集电极之间;

所述第二十一电容C21的一端连接所述第一百电阻R100的一端,所述第二十一电容C21的另一端连接所述第六晶体管Q6的集电极。

进一步作为可选的实施方式,所述下管放电单元包括第十四晶体管Q14和第十九电阻R19;

所述第十四晶体管Q14的基极连接所述第十一晶体管Q11的集电极,所述第十四晶体管Q14的发射极连接所述第二十八电阻的另一端,所述第十四晶体管Q14的集电极通过所述第十九电阻R19接地。

进一步作为可选的实施方式,所述下管驱动单元包括过流保护电路,所述过流保护电路包括第七十六电容C76和第三十三电阻R33;

所述第七十六电容C76的一端连接所述第十九电阻R19的一端,所述第七十六电容C76的另一端连接所述第三十三电阻R33的一端,所述第三十三电阻R33的另一端连接所述第十一晶体管Q11的基极。

进一步作为可选的实施方式,所述下管驱动单元还包括第三十二极管D30,所述第三十二极管D30的正极连接第二偏置电压,所述第三十二极管D30的负极连接所述第十一晶体管Q11的发射极。

以下结合图1-图3对上述电路进行详细解释说明。

MOS上管正常驱动及关断的原理如下:

当输入信号IO1为低电平时,第一偏置电压3.3V经电阻R25、晶体管Q9、电阻R26形成回路放大,使得晶体管Q9导通。晶体管Q9导通后,第二偏置电压15V经二极管D9、电阻R17、晶体管Q9、电阻R26形成回路,此时晶体管Q10亦导通,此时晶体管Q6截止,第二偏置电压15V经二极管D9、电阻R49、电容C22自举电路进行泵升充电,与此同时第二偏置电压15V经晶体管Q10、二极管D8、电阻R23、电阻R99、电阻R100进行正常驱动MOS5及MOS6,此时MOS5和MOS6导通。

当输入信号IO1为高电平时,此时晶体管Q9和晶体管Q10截止,而晶体管Q6导通,MOS5经电阻R99,MOS6经电阻R100、C21,之后均通过晶体管Q6、电阻R49及电阻R131进行放电;此时对应MOS5及MOS6关断。

下管正常驱动及关断的原理如下:

当输入信号IO2为低电平时,第一偏置电压3.3V经晶体管Q13、电阻R31形成回路放大,使得晶体管Q11导通,晶体管Q11导通后,第二偏置电压15V经二极管D30、晶体管Q11、晶体管Q13、电阻R31形成回路,此时晶体管Q11亦导通,晶体管Q14截止。第二偏置电压15V经二极管D30、晶体管Q11、二极管D19、电阻R28、电阻R29、电阻R30进行直接推拉放大驱动MOS7及MOS8及MOS14,与此同时第二偏置电压15V经Q10、D8、R23、R99、R100进行正常驱动MOS5及MOS6。

当输入信号IO2为高电平时,此时晶体管Q11、晶体管Q13截止,而晶体管Q14导通,MOS7、MOS8及MOS14分别通过电阻R29、电阻R130和电容C23、电阻R67之后,均通过Q14、R32及R19后进行放电。此时对应MOS7、MOS8及MOS14关断。

系统上电时,首先需要通过开通下管MOS7、MOS8、MOS14给上管充电,具体工作过程如下:

输入IO1设定为高,IO2设定为低,即开通下管,关断上管(这个具体工作过程上述已经作了详细说明,这里不再赘述);

IO2为低,下管开通时,15V通过二极管D9、电阻R131给电解电容C22充电至15V;

当输入检测到输入IO1为低,IO2为高,即在开通上管,关断下管时,上管MOS5、MOS6通过自举供电使其上管MOS5、MOS6栅极处电压升至比U点处电压高15V(电解电容C22两端电压不能突变)。

IGBT过流保护原理如下:

当IGBT发生过流时,SENSOR端检测到高电平,此时SENSOR通过电容C76、电阻R30进入晶体管Q11的基极为高电平,因此晶体管Q11截止导致阻断了第二偏置电压15V通往MOS7、MOS8及MOS14的通路,因此有效地保护了IGBT不至于过流损坏。

IGBT开通关断时序控制的原理如下:

IGBT上管开通时,MOS5栅极充电回路为:15V→D8→R23→R99驱动MOS5;MOS6栅极充电回路为:15V→D8→R23→R100驱动MOS6。

IGBT上管关断时,MOS5栅极放电回路为:MOS5→R99→Q6→R49→R53→R19→地进行放电;MOS6栅极放电回路为:MOS6→R100→C21→R53→R19→地进行放电。

IGBT下管开通时,MOS7栅极充电回路为:15V→D19→R28→R29驱动MOS7;MOS8栅极充电回路为:15V→D19→R28→R30→驱动MOS8;MOS14栅极充电回路为:15V→D19→R28→R167→驱动MOS8。

IGBT下管关断时,MOS7栅极放电回路为:MOS7→R29→Q14→R19→地进行放电;MOS8栅极放电回路为:MOS8→R30→Q14→R19→地进行放电;MOS14栅极放电回路为:MOS14→R67→Q14→R19→地进行放电。

图2为本实施例的IGBT驱动电路的仿真电路图,图3为仿真获得的MOS上管和MOS下管的驱动电压波形图。

综上所述,本实施例的IGBT驱动电路相对于现有技术,具有如下有益效果:

(1)本实施例提供一种新型低成本高性能中小功率IGBT驱动应用电路,驱动电路简单、板载体积小、成本低廉,可靠性高,有很好的经济及社会应用价值。

(2)本实施例的IGBT中小驱动应用电路不需任何辅助电源、简化了电路,自然也减少了常见的引起电路寄生振荡的耦合环节,本实施例设计电路简单,元件小巧,所需的外接元件很少,简化了电路,节省主电路板面积。

(3)本实施例中小功率IGBT驱动应用电路适用单管、半桥及全桥驱动,且对中小功率IGBT的串并联驱动也适用,极大扩展了其应用范围,具有很宽的经济及社会价值。

在一些可选择的实施例中,在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如,取决于所涉及的功能/操作,连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外,在本发明的流程图中所呈现和描述的实施例以示例的方式被提供,目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的,其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。

此外,虽然在功能性模块的背景下描述了本发明,但应当理解的是,除非另有相反说明,所述的功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中,或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是,有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说,考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下,在工程师的常规技术内将会了解该模块的实际实现。因此,本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是,所公开的特定概念仅仅是说明性的,并不意在限制本发明的范围,本发明的范围由所附权利要求书及其等同方案的全部范围来决定。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。就本说明书而言,“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。

计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式光盘只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。

应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。

在本说明书的上述描述中,参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施方式,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。

以上是对本发明的较佳实施进行了具体说明,但本发明并不限于上述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

13页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:电平转换模块、驱动电路及控制芯片

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!