具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

本申请提供的可调的串行抵消列表极化码译码方法，可以应用于如图1所示的通信系统中。其中，该通信系统包括发送端设备102和接收端设备104。发送端设备102包括极化码编码装置，用于执行后续极化编码方法；接收端设备104包括极化码译码装置，用于执行后续极化码译码方法，并输出译码结果。如图1所示，发送端设备102可以为基站，接收端设备104可以为终端设备；在其他实现方式中发送端设备102和接收端设备104均为其他可以采用极化码进行信息传输的设备。发送端102在需要向接收端104发送信息时，会对该信息进行极化码编码生成比特序列。发送端102生成的每个比特序列的长度为N，也即，每个比特序列由N个比特组成。而且，每个比特的取值为0或1，N通常为预设的正整数。接收端104接收到比特序列后，会对比特序列进行译码，得到译码结果。

在一个实施例中，如图2所示，提供了一种可调的串行抵消列表极化码译码方法，以该方法应用于图1中的接收设备的为例进行说明，包括以下步骤：

S202，确定待译码比特序列中当前顺序比特数据所适用的候选路径。

具体地，当对可调的串行抵消列表极化码译码(记作可调极化码译码)时，能够基于构造出的码树Γ＝(ε,V)表明极化码译码过程，其中ε和V分别表示码树中的边和节点集合。定义节点的深度为该节点到根节点的最短路径长度，对于一个比特序列长度为N的极化码，其码树节点集合V能够按照深度d划分成N+1个子集，记作V_d，其中d＝0,1,…,N，每一个子集中包含对应顺序的比特数据的可能译码结果。特别地，V₀仅包含根节点，即|V₀|＝1。除了叶节点(即d＝N时)，码树Γ中的每一个节点u∈V_d均分别通过两条标记着0、1的边与两个V_d+1中的后继节点相连。某一个节点u所对应的序列的值定义为从根节点开始到达该节点u所需经过的各个边的标记序列，同时也将记作候选路径。若第i顺序的节点u表示了序列则其左、右后继节点分别代表了从当前节点至后续节点之间的一段候选路径与定义连接着深度为i-1和i的节点的边所构成的集合为第i层边，记作εi。显然，极化码译码码树实质上是一个满二叉树，因此译码过程也就是在满二叉树上寻找合适的路径。

图3为一个实施例中译码树的示意图，当接收端中的译码器接收到待译码比特序列时，接收端中的译码器对待译码比特序列中的每一个比特数据按顺序进行遍历译码。

进一步地，如图3所示，当接收端中的译码器对第一顺序比特数据进行译码时，接收端中的译码器生成一个根节点、两条标记了0、1的边以及与第一顺序比特数据对应的第一层后继节点，并基于两条标记了0、1的边将根节点与第一层后继节点相连，得到第一顺序比特数据所适用的候选路径。

S204，根据待译码比特序列的长度确定当前路径数量。

S206，计算当前顺序比特数据在不同候选路径下的译码结果及序列译码正确率，根据序列译码正确率，在候选路径中筛选当前路径数量的与所述当前顺序比特数据对应的目标路径。

其中，当前路径数量为在可调极化码译码过程中，所保留的能正确译码的可能性最大的译码路径的数量。

具体地，约定当前路径数量不大于待译码比特序列的长度，因此，例如，当待译码比特序列的长度为16位时，可以约定初始的当前路径数量为1或者4。

进一步地，当接收端中的译码器对第一顺序比特数据进行译码时，接收端中的译码器基于计算在不同候选路径下的序列译码正确率。

其中，P为序列译码正确率，为在接收端中的译码器信道观测值为y条件下第l条路径对待译码比特序列中前i个比特的译码估计值为的概率。信道观测值为接收端中的译码器接收到的待译码比特序列。表示列表中第l条路径对前i个比特的比特数据译码估计值，l为路径标识。

进一步地，接收端中的译码器基于序列译码正确率，在候选路径中筛选当前路径数量的与第一顺序比特数据对应的目标路径。图4为一个实施例中，对第一顺序比特数据进行译码时的译码树示意图。如图4所示，若初始的当前路径数量为1时，计算标记为0的候选路径的序列译码正确率为0.4，计算标记为1的候选路径的序列译码正确率为0.11，此时接收端中的译码器将序列译码正确率较高的，根节点、标记为0的边以及第一层节点所形成的候选路径作为目标路径。若初始的当前路径数量为4，大于候选路径数量时，接收端中的译码器将图4中的两条候选路径均作为目标路径。

进一步地，接收端中的译码器基于选择的目标路径确定当前顺序比特数据的译码结果。如当确定图4中标记为0的路径为目标路径时，接收端中的译码器将0作为第一顺序比特数据的译码结果。当确定图4中标记为0以及标记为1的路径均为目标路径时，接收端中的译码器将0和1均作为第一顺序比特数据的译码结果。

S206，根据在目标路径下的译码结果对应的序列译码正确率，计算当前顺序比特数据所对应的目标概率。

S208，根据目标概率及预设阈值，对当前路径数量进行调整，得到目标路径数量，重新在候选路径中筛选目标路径数量的与当前顺序比特数据对应的目标路径,。

其中，阈值可以通过阈值计算函数Tr(i)的获得。

Pe(j)为第j个比特的译码错误概率理论近似值，可由现有极化码构造的巴氏参数递推方法(Bhattacharyya Parameter)、密度进化方法(Density Evolution)、高斯近似方法(Gaussian Approximation)、退化或进化信道方法(Degrading and UpgradingChannel)计算得到。e_m为第m条路径中错误位指数集合，{1,...,i}-e_m中的减法为集合减法。

具体地，当接收端中的译码器初次筛选出目标路径时，接收端中的译码器计算全部目标路径的序列译码正确率之和，得到前顺序比特数据所对应的目标概率。

进一步地，接收端中的译码器将前顺序比特数据所对应的目标概率与预设阈值进行对，在当前顺序比特数据所对应的目标概率大于或等于预设阈值时，可以认为此时接收端中的译码器所筛选出的目标路径可以正确地对当前顺序的比特数据进行译码，此时接收端中的译码器保持当前路径数量不变。在当前顺序比特数据所对应的目标概率小于预设阈值时，可以认为接收端中的译码器所筛选出的目标路径不能正确地对当前顺序的比特数据进行译码，此时接收端中的译码器保持将前路径数量扩大为预设倍数，如扩大为两倍。

进一步地，接收端中的译码器基于序列译码正确率重新在候选路径中筛选出扩大后的目标路径数量的与当前顺序比特数据对应的目标路径。比如，当初始的当前路径数量为1，的序列译码正确率为0.4，的序列译码正确率为0.11，当根节点、标记为0的边以及第一层节点所形成路径为目标路径时，接收端中的译码器将序列译码正确率为0.4与阈值0.5进行对比，之后，接收端中的译码器基于对比结果将初始的当前路径数量扩大为两倍。然后，接收端中的译码器基于序列译码正确率重新在候选路径中筛选出这两条目标路径。接收端中的译码器根据重新筛选的目标路径重新修改第一顺序比特数据的译码结果为0或者1。

又比如，在当初始的当前路径数量为1，标记为0的候选路径的序列译码正确率为0.4，标记为1的候选路径的序列译码正确率为0.11，根节点、标记为0的边以及第一层节点所形成路径为目标路径时，接收端中的译码器将序列译码正确率为0.4与阈值0.3进行对比，此时第一顺序比特数据所对应的目标概率大于阈值，接收端中的译码器保持初始的当前路径数量值不变，之后接收端中的译码器判断筛选出的目标路径是否大于候选路径，当目标路径大于候选路径时，接收端中的译码器对译码树进行修剪，保留目标路径，删减非目标路径。

S210，确定下一顺序比特数据基于每条重新筛选的目标路径的不同候选路径，将下一顺序比特数据作为当前顺序比特数据，将目标路径数量作为当前路径数量，返回计算当前顺序比特数据在不同候选路径下的译码结果及序列译码正确率的步骤，直至最后顺序比特数据，得到自第一顺序比特数据至最后顺序比特数据的多条译码路径。

具体地，在对下一顺序i的比特数据进行译码时，接收端中的译码器在译码树中第i-1层每个保留的子节点下建立两个子节点，得到多个第i层子节点，并将译码树中从根节点至每个第i层子节点之间的路径作为与第i比特数据所对应的候选路径。图5为一个实施例中对第二顺序比特数据进行译码时生成的译码树。其中虚线为在对第一顺序比特数据进行译码时，被修剪掉的候选路径。

进一步地，译码器确定下一顺序比特数据基于每条重新筛选的目标路径的不同候选路径，并将下一顺序比特数据作为当前顺序比特数据，将目标路径数量作为当前路径数量，返回计算当前顺序比特数据在不同候选路径下的译码结果及序列译码正确率的步骤，直至最后顺序比特数据，得到自第一顺序比特数据至最后顺序比特数据的多条译码路径。

例如，当待译码序列的长度为2，目标路径数量为1，并且对第一顺序比特数据的译码结果为0时，即只保留了与第一顺序比特数据对应的一条目标路径时，译码器将第二顺序比特数据作为当前顺序比特数据，将目标路径作为当前目标路径数量。之后，译码器计算以及的序列译码正确率为0.12和0.2。译码器基于当前目标路径数量从候选路径中筛选出一条目标路径并将目标路径的序列译码正确率0.2与阈值0.3对比，得到当前顺序比特数据所对应的目标概率小于预设阈值。译码器将当前目标路径数量扩大为两倍，并基于扩大后的目标路径数量对候选路径进行重新筛选，得到以及两条目标路径，自此，由于待译码序列的长度为2，译码器已遍历完整个待译码序列，得到两条目标路径。

S212，计算每条译码路径的序列译码正确率，将序列译码正确率最大的译码路径上每个比特数据的译码结果作为目标结果。

具体地，如上述举例中，当译码器遍历完整个待译码序列，得到两条目标路径后，译码器获取两条目标路径的序列译码正确率0.12以及0.2，并将正确率最大的译码路径上每个比特数据的译码结果作为目标结果{0,1}。

在一个实施例中，可以创建一个长度可变的列表用以存放目标路径，其中列表的长度与路径数量相等。当译码器基于与当前顺序比特数据对应的目标概率重新从候选路径中筛选出目标路径后，译码器将目标路径设置为激活状态，即译码器为目标路径赋予一个激活值其中为第l条路径对第i顺序译码数据的状态激活函数。当时，可以认为第l条路径已被激活，此时处于激活状态。之后，译码器将被激活的目标路径标识存放于列表中。

进一步地，译码器判断译码树中全部存在的路径的状态值，当并且那么将将对应的正确性度量参数赋予该路径，即其中，为二进制模二和。

进一步的，当有并且则判断第l条路径是否存在于列表中，若存在于列表中是，译码器将第l条路径从列表中删除。

进一步地，当有并且译码器将对应的正确性度量参数分别赋予这两条路径，对于路径有对于路径有

上述可调的串行抵消列表极化码译码方法中，通过判断当前目标路径为正正确译码路径的可能性来自适应调整目标路径数量，从而可以在译码开始时采用较小长度的目标路径数量，并在译码过程中不断衡量当前目标路径为正确译码路径的可能性。若当前目标路径为正确译码路径的可能性较大，保持目标路径数量不变；若当前目标路径为正确译码路径的可能性较低时，则扩大目标路径数量，以保留更多的译码路径，防止误删正确路径，进而能够以较少的计算量和内存开销达到与传统的极化码译码方法相似的优秀误码概率性能，很大程度上节省了译码复杂度，保证了译码过程的高效与结果的可靠。

在一个实施例中，计算当前顺序比特数据在不同候选路径下的译码结果及序列译码正确率之前还包括：在当前顺序比特数据不为信息比特时，设置当前顺序比特数据的译码结果为0。

其中，待译码比特序列包含信息比特以及冻结比特。待译码比特序列可以表示为(N，K，A，UAc)，N为待译码比特序列的长度，K为信息位的数量，集合A为信息(Information)比特索引的集合，UAc是冻结(Frozen)比特，其数量为N-K，冻结比特是已知比特。

具体地，译码器判断当前顺序比特数据是否包含于信息比特集合中，若不包含于信息比特集合时，译码器将当前顺序比特数据的译码结果设置为0，之后，译码器进行下一顺序比特数据的译码。

上述实施例中，由于冻结比特为已知比特数据，当译码器判断当前顺序比特数据为冻结比特时，可以直接设置译码结果，而无需再对当前顺序比特数据进行后续的目标路径筛选，从而节约了译码器进行译码时所耗费的资源。

在一个实施例中，计算当前顺序比特数据在不同候选路径下的译码结果及序列译码正确率，根据序列译码正确率，在候选路径中筛选当前路径数量的与当前顺序比特数据对应的目标路径包括：计算不同候选路径从第一顺序比特数据译码至当前顺序比特数据时，仍为正确路径的可能性度量值；将可能性度量值换算成对应的序列译码正确率；从候选路径中筛选其中序列译码正确率最大的与当前路径数量对应的目标路径。

具体地，为了描述方便，将候选路径从第一顺序比特数据译码至当前顺序比特数据时，仍为正确路径的可能性度量值称为正确性度量参数PM(PathMatrics)，则第l条候选路径在译码到第i顺序比特数据时仍是正确路径的可能性度量值为PM_i[l]，PM_i[l]的计算公式为：

其中，为第l条候选路径在译码到第i顺序比特数据时，对待译码比特序列以及第l条路径对第一顺序比特数据至第i-1顺序比特数据的译码估计值在LLR(LogLikelihood Ratio,对数似然比)域的递推计算。的计算函数为：

为在待译码比特序列的长度为N的待译码比特序列中第i顺序比特数据的译码结果为0或1时，第l条路径对前i-1个比特的译码估计值为且接收端信道观测值为y的概率。第i顺序比特数据的LLR域译码结果的递推公式为：

i为奇数

i为偶数

其中，表示第l条路径对前i-1个比特中指数为奇数的比特的译码估计值，例如 表示第l条路径对前i-1个比特中指数为偶数的比特的译码估计值。为二进制加法运算，表示的运算为：为了方便计算，可以采取一种近似方法替代运算:

其中，sign()为符号函数，min{}为取小函数。

进一步地，当译码器基于PM_i[l]的计算函数获得不同候选路径下，与当前顺序比特数据对应的可能性度量值后，译码器基于概率转换函数将可能性度量值转换为对应的序列译码正确率。

进一步地，译码器从候选路径中筛选其中序列译码正确率最大的与当前路径数量对应的目标路径。

上述实施例中，基于序列译码正确率以及路径数量对应筛选出目标路径，使得后续可以基于目标路径的序列译码正确率，计算当前顺序比特数据所对应的目标概率。

在一个实施例中，根据在目标路径下的译码结果对应的序列译码正确率，计算当前顺序比特数据所对应的目标概率包括：获取目标路径的序列译码正确率；将序列译码正确率相加，得到当前顺序比特数据所对应的目标概率。

其中，目标概率反映了筛选出的全部目标路径为正确译码路径的可能性。当目标概率越大时，全部目标路径为正确译码路径的可能性也就越大。

具体地，译码器获取目标路径的序列译码正确率，并将获取到的每条目标路径的序列译码正确率相加，得到当前顺序比特数据所对应的目标概率。如图5所示，当目标路径为以及且与对应的序列译码正确率为0.12，与对应的序列译码正确率为0.2时，译码器将获取到的序列译码正确率相加，得到第二顺序比特数据对应的目标概率0.32。

上述实施例中，通过与目标路径对应的序列译码概率，可以准确地预测当前顺序比特数据所对应的目标概率，使得后续可以基于目标概率对应调整路径数量。

在一个实施例中，根据目标概率及预设阈值，对当前路径数量进行调整包括：当目标概率小于等于阈值时，将当前路径数量增大两倍。

具体地，当译码器获得的与当前顺序比特数据对应的目标概率小于阈值时，译码器将当前路径使用量增大两倍。

上述实施例中，在当前目标路径为正确译码路径的可能性较低时，通过将当前路径使用量增大两倍，可以保留更多的译码路径，从而防止误删正确路径，进而能够以较少的计算量和内存开销达到与传统的极化码译码方法相似的优秀误码概率性能，很大程度上节省了译码复杂度，保证了译码过程的高效与结果的可靠。

在一个实施例中，上述可调的串行抵消列表极化码译码方法还包括：对每条译码路径对应的每个比特数据的译码结果集分别进行循环冗余校验；当存在译码路径上的每个比特数据的译码结果集通过循环冗余校验时，将通过循环冗余校验的译码路径上的每个比特数据的译码结果作为目标结果。

其中，译码结果集为存放每个比特数据的译码结果的集合。例如，如图5所示，与u₁ ²＝0对应的译码结果集为{0,0}，与u₁ ²＝1对应的译码结果集为{0,1}。

待译码比特序列是对包含冗余符号的待编码数据进行编码得到的。循环冗余校验(Cyclic Redundancy Check，CRC)是一种有效的码字校验方法，其通过在编码码字中插入部分冗余符号，并在译码端进行校验以判断译码结果的正确性。

具体地，编码端在待编码比特序列中插入冗余符号，之后编码器对插入冗余符号的待编码比特序列进行循环冗余校验编码。当译码器接收到进行冗余校验编码后的待译码比特序列时，译码器遍历待译码比特序列，得到自第一顺序比特数据至最后顺序比特数据的多条译码路径。

进一步地，译码器获取与译码路径对应的多个译码结果集，并对每个译码结果集分别进行循环冗余校验。当存在译码路径对应的译码结果集通过循环冗余校验时，译码器将通过循环冗余校验的译码结果集作为目标解结果输出。

当全部译码路径的译码结果集均未通过循环冗余校验时，译码器计算每条译码路径的序列译码正确率，将序列译码正确率最大的译码路径上每个比特数据的译码结果作为目标结果。

上述实施例中，通过在获得最终译码路径时，采用约定的CRC校验方式对译码路径进行校验，可以提升正确译码路径有效识别率，进而降低译码器误译码的概率。

在一个实施例中，对每条译码路径对应的每个比特数据的译码结果集分别进行循环冗余校验之后还包括：获取预设的对数似然比计算函数；当存在译码路径上的每个比特数据的译码结果集通过循环冗余校验时，基于第一计算函数计算与通过循环冗余校验的译码路径对应的对数似然比，并将计算得到的对数似然比作为目标结果。

其中，对数似然比计算函数包括第一计算函数以及第二计算函数，第一计算函数为：第二计算函数为：|L|为译码路径的数量。

具体地，当译码器对每条译码路径对应的译码结果集分别进行循环冗余校验后，译码器判断译码结果集是否通过循环冗余校验。当存在译码结果集通过循环冗余校验时，译码器获取与通过循环冗余校验的译码结果集对应的译码路径l，之后，基于第一计算函数计算译码路径l的对数似然比，并将计算得到的对数似然比作为目标结果。

上述实施例中，由于通信系统趋于复杂，作为信道编码的极化码不可避免的需要与其他技术进行级联，而级联系统中的信息传递绝大多数是以对数似然比输出形式。因此采用对数似然的形式比对目标结果进行输出可以提高可调极化码译码方法的适用性，从而整体提高级联系统的可靠性。

在一个实施例中，上述可调的串行抵消列表极化码译码方法还包括：当全部译码路径上的每个比特数据的译码结果集均未通过循环冗余校验时，基于第二计算函数计算与译码路径对应的对数似然比，并将计算得到的对数似然比作为目标结果。

其中，由于待译码比特序列直接影响译码结果，所以在第二计算函数中不可被忽略，因此将第二计算函数重新定义为：

其中Pr(u_i|y)为译码器接收到的待译码比特序列为y时，第i顺序比特数据的取值为u_i的概率。在译码至第i顺序比特数据时因此第二计算函数可以为|L|为译码路径的数量。

进一步地，当全部译码路径上的每个比特数据的译码结果集均未通过循环冗余校验时，译码器基于第二计算函数计算与译码路径对应的对数似然比，并将计算得到的对数似然比作为目标结果。

上述实施例中，基于重新定义的第二计算函数得到译码结果，使得与采用对数似然比输出形式的技术级联时，可以无需对输出结果进行转换，从而提升可调极化码译码方法的适用性。

应该理解的是，虽然图2的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图2中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，如图6所示，提供了一种可调的串行抵消列表极化码译码装置600，包括：初始路径数量获取模块602、路径数量调整模块604和译码结果获取模块606，其中：

初始路径数量获取模块602，用于确定待译码比特序列中当前顺序比特数据所适用的候选路径；根据候选路径的数量确定当前路径数量。

路径数量调整模块604，用于计算当前顺序比特数据在不同候选路径下的译码结果及序列译码正确率，根据序列译码正确率，在候选路径中筛选当前路径数量的与当前顺序比特数据对应的目标路径；根据在目标路径下的译码结果对应的序列译码正确率，计算当前顺序比特数据所对应的目标概率；根据目标概率及预设阈值，对当前路径数量进行调整，得到目标路径数量，重新在候选路径中筛选目标路径数量的与当前顺序比特数据对应的目标路径。

译码结果获取模块606，用于确定下一顺序比特数据基于每条重新筛选的目标路径的不同候选路径，将下一顺序比特数据作为当前顺序比特数据，将目标路径数量作为当前路径数量，返回计算当前顺序比特数据在不同候选路径下的译码结果及序列译码正确率的步骤，直至最后顺序比特数据，得到自第一顺序比特数据至最后顺序比特数据的多条译码路径；计算每条译码路径的序列译码正确率，将序列译码正确率最大的译码路径上每个比特数据的译码结果作为目标结果。

在一个实施例中，如图7所示，上述可调的串行抵消列表极化码译码装置600还用于在当前顺序比特数据不为信息比特时，设置当前顺序比特数据的译码结果为0。

在一个实施例中，路径数量调整模块604还包括可能性度量模块6041，用于计算不同候选路径从第一顺序比特数据译码至当前顺序比特数据时，仍为正确路径的可能性度量值；将可能性度量值换算成对应的序列译码正确率；从所述候选路径中筛选其中序列译码正确率最大的与当前路径数量对应的目标路径。

在一个实施例中，路径数量调整模块604还包括目标概率获取模块6042，用于获取目标路径的序列译码正确率；将序列译码正确率相加，得到当前顺序比特数据所对应的目标概率。

在一个实施例中，路径数量调整模块604还用于当目标概率小于等于阈值时，将当前路径数量增大两倍。

在一个实施例中，上述可调的串行抵消列表极化码译码装置600还包括循环冗余校验模块608，用于对每条译码路径对应的每个比特数据的译码结果集分别进行循环冗余校验；当存在译码路径上的每个比特数据的译码结果集通过循环冗余校验时，将通过循环冗余校验的译码路径上的每个比特数据的译码结果作为目标结果。

在一个实施例中，可调的串行抵消列表极化码译码装置600还包括对数似然比计算模块610，用于获取预设的对数似然比计算函数；对数似然比计算函数包括第一计算函数以及第二计算函数；当存在译码路径上的每个比特数据的译码结果集通过循环冗余校验时，基于第一计算函数计算与所述通过循环冗余校验的译码路径对应的对数似然比，并将所述计算得到的对数似然比作为目标结果。

在一个实施例中，对数似然比计算模块610还用于当全部译码路径上的每个比特数据的译码结果集均未通过循环冗余校验时，基于所述第二计算函数计算与所述译码路径对应的对数似然比，并将计算得到的对数似然比作为目标结果。

关于可调的串行抵消列表极化码译码装置的具体限定可以参见上文中对于可调的串行抵消列表极化码译码方法的限定，在此不再赘述。上述可调的串行抵消列表极化码译码装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

在一个实施例中，提供了一种计算机设备，该计算机设备可以是具有译码器的终端，其内部结构图可以如图8所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和译码装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该译码装置在执行时以实现一种可调的串行抵消列表极化码译码方法。

本领域技术人员可以理解，图8中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。