一种输入输出低压差电路
阅读说明:本技术 一种输入输出低压差电路 (Input/output low-voltage difference circuit ) 是由 郑清良 黄敏光 黄卫强 方兵洲 于 2021-06-08 设计创作,主要内容包括:本发明提供了一种输入输出低压差电路,包括:第一MOS管,所述第一MOS管的漏极连接于所述电压输入端;第二MOS管,所述第二MOS管的漏极连接于所述第一MOS管的源极,所述第二MOS管的源极接地;第三MOS管,所述第三MOS管的漏极连接于所述第一MOS管的漏极,所述第三MOS管的源极连接于电压输出端;电感,所述电感的一端连接于所述第一MOS管的源极,所述电感的另一端连接于所述电压输出端;第一电容,所述第一电容的一端连接于电压输入端,所述第一电容的另一端接地。本发明设计巧妙,使得在输入电压接近或小于设定输出电压时,输出电压与设定输出电压的偏差尽量小,对比普通Buck模式,实现输入与输出更低压差和更高效率;简单的控制方式也使模式切换更为稳定。(The invention provides an input/output low dropout circuit, comprising: the drain electrode of the first MOS tube is connected to the voltage input end; the drain electrode of the second MOS tube is connected to the source electrode of the first MOS tube, and the source electrode of the second MOS tube is grounded; the drain electrode of the third MOS tube is connected to the drain electrode of the first MOS tube, and the source electrode of the third MOS tube is connected to the voltage output end; one end of the inductor is connected to the source electrode of the first MOS tube, and the other end of the inductor is connected to the voltage output end; and one end of the first capacitor is connected to the voltage input end, and the other end of the first capacitor is grounded. The invention has ingenious design, so that when the input voltage is close to or less than the set output voltage, the deviation of the output voltage and the set output voltage is as small as possible, and compared with a common Buck mode, the invention realizes lower voltage difference and higher efficiency of input and output; the simple control mode also makes the mode switching more stable.)
技术领域
本发明涉及电路领域,尤其是涉及一种输入输出低压差电路。
背景技术
传统的Buck电路如图1所示,其中Q1和Q2的驱动信号是互补的,设Q1导通的占空比为D,根据电感电流在一个开关周期的磁平衡,得VIN×D=VOUT,即,VOUT=VIN×D由上面的公式可得,输出电压小于输入电压;当输入电压VIN接近于设定输出电压VOUT_SET时,电路会工作在最大占空比DMAX;此时,VOUT=VIN×DMAX所以当输入电压继续下降时,输出电压也会跟着下降;再考虑到实际电感DCR,MOS的导通电阻等影响,实际输出电压会小于VIN*Dmax,对于需要输入输出压差要求比较小的场合(比如拓展坞,5V输入,输出USB口供电也要5V左右),Buck电路就比较受限。
发明内容
本发明提供了一种输入输出低压差电路,可以有效解决上述问题。
本发明是这样实现的:
一种输入输出低压差电路,包括:第一MOS管,所述第一MOS管的漏极连接于所述电压输入端;第二MOS管,所述第二MOS管的漏极连接于所述第一MOS管的源极,所述第二MOS管的源极接地;第三MOS管,所述第三MOS管的漏极连接于所述第一MOS管的漏极,所述第三MOS管的源极连接于电压输出端;电感,所述电感的一端连接于所述第一MOS管的源极,所述电感的另一端连接于所述电压输出端;第一电容,所述第一电容的一端连接于电压输入端,所述第一电容的另一端接地。
作为进一步改进的,还包括第二电容,所述第二电容的一端连接于所述电压输出端,所述第二电容的另一端接地。
作为进一步改进的,所述第一MOS管、所述第二MOS管和所述第三MOS管为N沟道型MOS管。
本发明的有益效果是:
本发明设计巧妙,使得在输入电压接近或小于设定输出电压时,输出电压与设定输出电压的偏差尽量小,对比普通Buck模式,实现输入与输出更低压差和更高效率;简单的控制方式也使模式切换更为稳定。
附图说明
为了更清楚地说明本发明实施方式的技术方案,下面将对实施方式中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1是背景技术提供的传统的Buck电路图。
图2是本发明实施例提供的一种输入输出低压差电路图。
图3是本发明实施例提供的一种输入输出低压差电路的波形图。
图4是本发明实施例提供的一种输入输出低压差电路的模式切换流程图。
具体实施方式
为使本发明实施方式的目的、技术方案和优点更加清楚,下面将结合本发明实施方式中的附图,对本发明实施方式中的技术方案进行清楚、完整地描述,显然,所描述的实施方式是本发明一部分实施方式,而不是全部的实施方式。基于本发明中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。因此,以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式,都属于本发明保护的范围。
在本发明的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
一种输入输出低压差电路,包括:第一MOS管Q1,所述第一MOS管Q1的漏极连接于所述电压输入端;第二MOS管Q2,所述第二MOS管Q2的漏极连接于所述第一MOS管Q1的源极,所述第二MOS管Q2的源极接地;第三MOS管Q3,所述第三MOS管Q3的漏极连接于所述第一MOS管Q1的漏极,所述第三MOS管Q3的源极连接于电压输出端;电感LM,所述电感LM的一端连接于所述第一MOS管Q1的源极,所述电感LM的另一端连接于所述电压输出端。本发明设计巧妙,使得在输入电压接近或小于设定输出电压时,输出电压与设定输出电压的偏差尽量小,对比普通Buck模式,实现输入与输出更低压差和更高效率;简单的控制方式也使模式切换更为稳定。
一种输入输出低压差电路还包括第一电容CIN,所述第一电容CIN的一端连接于电压输入端,所述第一电容CIN的另一端接地。
一种输入输出低压差电路还包括第二电容COUT,所述第二电容COUT的一端连接于所述电压输出端,所述第二电容COUT的另一端接地。
所述第一MOS管Q1、所述第二MOS管Q2和所述第三MOS管Q3为N沟道型MOS管。
当VIN大于设定输出电压时,电路工作在Buck模式,Q3关断,Q1、Q2交替导通;
当VIN电压接近设定输出电压时,电路进入Bypass模式,Q2关断,Q1/Q3常通;
以下是带Bypass晶体管Q3的Buck电路的模式切换过程:
1).当输入电压VIN较高时,此时电路工作在Buck模式,Q3关断,Q1、Q2交替导通,输出电压为设定电压VOUT_SET,不考虑线路阻抗,此时的占空比为D=VOUT_SET/VIN;
2).输入电压VIN下降时,占空比D变大,当输入电压下降至接近输出电压时,占空比D达到最大占空比DMAX,当电路检测到电路连续n个周期(如3个)工作在最大占空比时,电路由Buck模式进入Bypass模式,电路将Q2断开,Q1/Q3常通,此时输出电压等于VIN。
3).当输入电压继续下降时,输出电压也随之下降;
4).当输入电压上升时,输出电压也随之上升;
5).当输入电压上升,使得输出电压VOUT>(1+k)×VOUT_SET时,电路由Bypass模式进入Buck模式,电路将Q3关断,Q1、Q2交替导通;(k为VOUT超出VOUT_SET的百分比)
6).电路继续上升时,电路工作在Buck模式;
由以上过程,计算得进入Bypass模式的VI N电压V1为VOUT_SET/DMAX,退出Bypass模式的VIN电压V2为(1+k)×VOUT_SET,则必须使得V1<V2,且留有一定余量,这样才能保证不会在两种模式间异常切换。
7).Q3可以是N型晶体管,也可以是P型晶体管;
图3为一种输入输出低压差电路的工作波形。
图4为一种输入输出低压差电路的工作流程图。
在输入电压VIN接近设定输出电压VOUT_SET时,Q2关断,Q1/Q3导通,此时的输入电压与输出电压的压差为IO×[RQ3_DS_ON//(RQ1_DS_ON+DCR_LM)],对比普通Buck模式,实现输入与输出更低压差和更高效率;简单的控制方式也使模式切换更为稳定。
以上所述仅为本发明的优选实施方式而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
- 上一篇:一种医用注射器针头装配设备
- 下一篇:低压差线性稳压器补偿电路及低压差线性稳压器