具体实施方式

为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。因此，以下对在附图中提供的本发明的实施方式的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施方式。基于本发明中的实施方式，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

一种输入输出低压差电路，包括：第一MOS管Q1，所述第一MOS管Q1的漏极连接于所述电压输入端；第二MOS管Q2，所述第二MOS管Q2的漏极连接于所述第一MOS管Q1的源极，所述第二MOS管Q2的源极接地；第三MOS管Q3，所述第三MOS管Q3的漏极连接于所述第一MOS管Q1的漏极，所述第三MOS管Q3的源极连接于电压输出端；电感L_M，所述电感L_M的一端连接于所述第一MOS管Q1的源极，所述电感L_M的另一端连接于所述电压输出端。本发明设计巧妙，使得在输入电压接近或小于设定输出电压时，输出电压与设定输出电压的偏差尽量小，对比普通Buck模式，实现输入与输出更低压差和更高效率；简单的控制方式也使模式切换更为稳定。

一种输入输出低压差电路还包括第一电容C_IN，所述第一电容C_IN的一端连接于电压输入端，所述第一电容C_IN的另一端接地。

一种输入输出低压差电路还包括第二电容C_OUT，所述第二电容C_OUT的一端连接于所述电压输出端，所述第二电容C_OUT的另一端接地。

所述第一MOS管Q1、所述第二MOS管Q2和所述第三MOS管Q3为N沟道型MOS管。

当V_IN大于设定输出电压时，电路工作在Buck模式，Q3关断，Q1、Q2交替导通；

当V_IN电压接近设定输出电压时，电路进入Bypass模式，Q2关断，Q1/Q3常通；

以下是带Bypass晶体管Q3的Buck电路的模式切换过程：

1).当输入电压V_IN较高时，此时电路工作在Buck模式，Q3关断，Q1、Q2交替导通，输出电压为设定电压V_{OUT_SET}，不考虑线路阻抗，此时的占空比为D＝V_{OUT_SET}/V_IN；

2).输入电压V_IN下降时，占空比D变大，当输入电压下降至接近输出电压时，占空比D达到最大占空比D_MAX，当电路检测到电路连续n个周期(如3个)工作在最大占空比时，电路由Buck模式进入Bypass模式，电路将Q2断开，Q1/Q3常通，此时输出电压等于V_IN。

3).当输入电压继续下降时，输出电压也随之下降；

4).当输入电压上升时，输出电压也随之上升；

5).当输入电压上升，使得输出电压V_OUT＞(1+k)×V_{OUT_SET}时，电路由Bypass模式进入Buck模式，电路将Q3关断，Q1、Q2交替导通；(k为V_OUT超出V_{OUT_SET}的百分比)

6).电路继续上升时，电路工作在Buck模式；

由以上过程，计算得进入Bypass模式的VI N电压V1为V_{OUT_SET}/D_MAX，退出Bypass模式的V_IN电压V2为(1+k)×V_{OUT_SET}，则必须使得V1＜V2，且留有一定余量，这样才能保证不会在两种模式间异常切换。

7).Q3可以是N型晶体管，也可以是P型晶体管；

图3为一种输入输出低压差电路的工作波形。

图4为一种输入输出低压差电路的工作流程图。

在输入电压V_IN接近设定输出电压V_{OUT_SET}时，Q2关断，Q1/Q3导通，此时的输入电压与输出电压的压差为I_O×[R_{Q3_DS_ON}//(R_{Q1_DS_ON}+DCR_{_LM})]，对比普通Buck模式，实现输入与输出更低压差和更高效率；简单的控制方式也使模式切换更为稳定。

以上所述仅为本发明的优选实施方式而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。