具体实施方式

下面参照附图详细说明本发明的一些实施方案。注意，将按以下顺序给出说明。

1.实施方案(摄像装置)：图1～图5I

其中第一信号处理电路设置在第二基板中的示例

2.变形例(摄像装置)

变形例A：其中第一晶体管包括硅化物层的示例：图6～图7C

变形例B：其中第一信号处理电路包括NMOS和PMOS的示例：图8

变形例C：其中第一信号处理电路由四个像素共用的示例：图9

变形例D：其中第一信号处理电路由四个像素共用的示例：图10

变形例E：其中第一信号处理电路包括负载晶体管的示例：图11A和图11B

变形例F：其中信号处理电路包括PMOS输入型差分输入电路的示例：图12

变形例G：其中信号处理电路包括SAR型ADC的示例：图13

变形例H：其中信号处理电路包括具有ΔΣ内核(ΔΣcore)的ADC的示例：图14

变形例I：其中第一信号处理电路的晶体管包括高电压驱动晶体管的示例：图15

变形例J：其中第一信号处理电路由四个像素共用的示例：图16～图21

变形例K：其中使用平面型传输栅极电极TG的示例：图22

变形例L：其中在面板外缘处使用Cu-Cu接合的示例：图23

变形例M：其中在传感器像素和读出电路之间设置有偏移的示例：图24和图25

变形例N：其中含有第一信号处理电路的硅基板具有岛状形状的示例：图26

变形例O：其中含有第一信号处理电路的硅基板具有岛状形状的示例：图27

变形例P：其中FD由四个传感器像素共用的示例：图28

变形例Q：其中FD由四个传感器像素共用的示例：图29

变形例R：其中FD由四个传感器像素共用的示例：图30

变形例S：其中列信号处理电路包括一般的列ADC电路的示例：图31

变形例T：其中摄像装置包括层叠的三个基板的示例：图32

变形例U：其中逻辑电路设置在第一基板和第二基板中的示例：图33

变形例V：其中逻辑电路设置在第三基板中的示例：图34

变形例W：其中半导体区域的n型和p型交换的示例

3.适用例

适用例1：其中根据前述实施方案及其变形例中任何一者的摄像装置适用于电子设备的示例：图35

适用例2：其中根据前述实施方案及其变形例中任何一者的摄像装置适用于摄像系统的示例：图36和图37

4.应用例

应用例1：其中根据前述实施方案及其变形例中任何一者的摄像装置应用于移动体的示例：图38和图39

应用例2：其中根据前述实施方案及其变形例中任何一者的摄像装置应用于手术系统的示例：图40和图41

(1.实施方案)

构造例

图1示出根据本发明的实施方案的摄像装置1的示意性构造的示例。摄像装置1包括三个基板，即，第一基板10、第二基板20和第三基板30。摄像装置1具有其中把三个基板(即，第一基板10、第二基板20和第三基板30)贴合在一起的三维构造。第一基板10、第二基板20和第三基板30以此顺序层叠着。

第一基板10包括位于半导体基板11上的执行光电转换并输出信号电荷(或电荷)的多个传感器像素(或传感器部)12。在本发明的实施方案中，第一基板10相当于“第一基板”的一个具体但非限制性示例。在本发明的实施方案中，传感器像素12相当于“传感器像素”的一个具体但非限制性示例。多个传感器像素12以行和列设置在第一基板10的像素区域13中。

第二基板20包括位于半导体基板21上的第一信号处理电路22A。针对各个传感器像素12分别设置有一个第一信号处理电路22A。在本发明的实施方案中，第二基板20相当于“第二基板”的一个具体但非限制性示例。在本发明的实施方案中，第一信号处理电路22A相当于“第一信号处理电路”的一个具体但非限制性示例。第一信号处理电路22A包含于读出电路22中，该读出电路22基于从传感器像素12输出的信号电荷来输出像素信号。第二基板20包括沿着行方向延伸的多条像素驱动线23。此外，在读出电路22的后续阶段中设置有信号读出线24A。信号读出线24A可以设置在第二基板20和第三基板30中的任意基板中。

第三基板30包括位于半导体基板31上的第二信号处理电路22B和逻辑电路32。逻辑电路32对像素信号进行处理。在本发明的实施方案中，第三基板30相当于“第三基板”的一个具体但非限制性示例。在本发明的实施方案中，逻辑电路32相当于“逻辑电路”的一个具体但非限制性示例。针对各个传感器像素12分别设置有一个第二信号处理电路22B。第一信号处理电路22A和第二信号处理电路22B包含于读出电路22中。针对各个传感器像素12分别设置有一个读出电路22。逻辑电路32包括例如垂直驱动电路33、信号处理电路34、水平驱动电路35和系统控制电路36。读出电路22经由信号读出线24A与信号处理电路34连接。信号处理电路34与水平驱动电路35连接。逻辑电路32(具体地，水平驱动电路35)将各个传感器像素12的输出电压Vout输出到外部单元。在摄像装置1中，第二信号处理电路22B设置在第三基板30中。此外，在摄像装置1中，信号处理电路34设置在第三基板30中；然而，可以将信号处理电路34的全部或一部分设置在第二基板20中。另外，在摄像装置1中，垂直驱动电路33设置在第三基板30中；然而，可以将垂直驱动电路33设置在第一基板10和第二基板20中。

在摄像装置1中，读出电路22包括模数转换电路(即，A/D转换器)。在摄像装置1中，针对各个传感器像素12分别设置有A/D转换器。读出电路22对从各个传感器像素12输出的像素信号执行相关双采样(CDS：Correlated Double Sampling)处理。例如，读出电路22执行CDS处理以提取像素信号的信号电平，并保存与各个传感器像素12的光接收量(即，信号电荷量)相对应的像素数据(像素信号)。例如，水平驱动电路35将由读出电路22保存的像素数据顺序地输出到外部单元。例如，系统控制电路36控制逻辑电路32中的各个块(即，垂直驱动电路33、信号处理电路34和水平驱动电路35)的驱动。

在摄像装置1中，包括读出电路22和信号处理电路34的组合的电路可以包括A/D转换器。即使在这种情况下，也可以针对各个传感器像素12分别设置有A/D转换器。该A/D转换器包括比较电路、锁存器存储部等。比较电路包括差分输入电路、电压转换电路、正反馈电路等。例如，读出电路22包括包含于A/D转换器中的差分输入电路，并且信号处理电路34包括A/D转换器中的除了差分输入电路以外的部分。可选择地，读出电路22可以包括包含于A/D转换器中的比较电路，并且信号处理电路34可以包括A/D转换器中的除了比较电路以外的部分。例如，信号处理电路34对来自读出电路22的信号执行信号处理，并保存所获得的像素数据，并且水平驱动电路35将由信号处理电路34保存的像素数据顺序地输出到外部单元。可以针对各个传感器像素12分别设置有信号处理电路34，或者可以针对像素区域13中的传感器像素12的各列而分别设置信号处理电路34。可以针对各个传感器像素12而分别设置信号处理电路34的一部分，并且可以针对传感器像素12的各列而分别设置信号处理电路34的其余部分。

此外，在摄像装置1中，针对各个传感器像素12分别设置有读出电路22；然而，可以让读出电路22由两个或更多个(例如四个)传感器像素12共用。在这种情况下，可以针对其中共用读出电路22的传感器像素12的组而分别设置信号处理电路34，或者可以针对传感器像素12的组的各列而分别设置信号处理电路34。可以针对传感器像素12的组而分别设置信号处理电路34的一部分，并且可以针对传感器像素12的组的各列而分别设置信号处理电路34的其余部分。

图2示出传感器像素12和读出电路22的示例。在本实施方案中，针对各个传感器像素12分别设置有一个读出电路22。读出电路22包括第一信号处理电路22A和第二信号处理电路22B。

例如，各个传感器像素12都包括光电二极管PD、传输晶体管TX和浮动扩散部FD。传输晶体管TX与光电二极管PD电气连接。浮动扩散部FD临时地保存从光电二极管PD经由传输晶体管TX输出的电荷。光电二极管PD执行光电转换，以产生与光接收量相对应的信号电荷。光电二极管PD的阴极与传输晶体管TX的源极电气连接，并且光电二极管PD的阳极与基准电位线(例如接地)电气连接。传输晶体管TX的漏极与浮动扩散部FD电气连接，并且传输晶体管TX的栅极与像素驱动线23电气连接。例如，传输晶体管TX包括n沟道金属氧化物半导体(NMOS)晶体管。各个传感器像素12设置在第一基板10中。

浮动扩散部FD与包含于读出电路22中的第一信号处理电路22A的输入端电气连接。第一信号处理电路22A包括第一模拟晶体管。例如，第一模拟晶体管包括放大晶体管AMP、参照信号输入晶体管(REF)和电流源晶体管(Vb)。在本发明的实施方案中，放大晶体管AMP、参照信号输入晶体管(REF)和电流源晶体管(Vb)相当于“第一模拟晶体管”的一个具体但非限制性示例。各个放大晶体管AMP、参照信号输入晶体管(REF)和电流源晶体管(Vb)均包括NMOS晶体管。第一信号处理电路22A还包括复位晶体管RST。复位晶体管RST包括NMOS晶体管。第一信号处理电路22A设置在第二基板20中。此外，尽管在图2中未示出，但是可以设置有FD传输晶体管FDG。

在根据本实施方案的摄像装置1中，第一信号处理电路22A包含于读出电路22的一部分中。第一信号处理电路22A包括：包含于差分输入电路中的放大晶体管AMP、参照信号输入晶体管REF和电流源晶体管Vb。例如，该差分输入电路包含于用于构成A/D转换器的比较电路的一部分中。第一信号处理电路22A可以还包括其他的模拟晶体管。例如，第一信号处理电路22A可以包括与浮动扩散部FD连接的诸如复位晶体管RST、选择晶体管SEL(如果设置有选择晶体管SEL的话)或FD传输晶体管FDG(如果设置有FD传输晶体管FDG的话)等晶体管。与其他晶体管相比，放大晶体管AMP在专用面积增大时具有更高的降噪效果。因此，第一信号处理电路22A优选包括放大晶体管AMP。

读出电路22还包括第二信号处理电路22B。第二信号处理电路22B包括第二模拟晶体管。例如，第二模拟晶体管包括晶体管PTR1和晶体管PTR2。各个晶体管PTR1和晶体管PTR2包括p沟道金属氧化物半导体(PMOS)晶体管。第二信号处理电路22B设置在第三基板30中。

放大晶体管AMP、参照信号输入晶体管REF、电流源晶体管Vb、晶体管PTR1和晶体管PTR2包含于差分输入电路中。该差分输入电路的输入端用作放大晶体管AMP的栅极，并且该差分输入电路的输出端用作放大晶体管AMP的漏极。放大晶体管AMP既用作用于输出与来自传感器像素12的信号电荷相对应的电压信号的晶体管，又用作差分输入电路的一部分。复位晶体管RST的源极与浮动扩散部FD电气连接，并且复位晶体管RST的漏极与放大晶体管AMP的漏极电气连接。

在传输晶体管TX成为导通(ON)状态的情况下，传输晶体管TX将光电二极管PD的电荷传输到浮动扩散部FD。例如，如稍后说明的图4所示，传输晶体管TX的栅极(即，传输栅极电极TG)延伸了一个从半导体基板11的前表面贯穿阱层42到达光电二极管PD中的深度。复位晶体管RST将浮动扩散部FD的电位复位为预定电位。在复位晶体管RST成为导通状态的情况下，浮动扩散部FD的电位被复位为电源线VDD的电位。根据需要可以设置有选择晶体管SEL，并且控制来自读出电路22的像素信号的输出时序。放大晶体管AMP包括源极跟随型放大器。放大晶体管AMP输出与由光电二极管PD产生并由浮动扩散部FD保存的电荷的电平相对应的电压的像素信号。该电压的像素信号(在设置有选择晶体管SEL的情况下使选择晶体管SEL成为导通状态时)从含有放大晶体管AMP的差分输入电路输出到差分输入电路的后续阶段中的电路。

例如，电压转换电路、正反馈电路等设置在差分输入电路的后续阶段中。差分输入电路、电压转换电路、正反馈电路和其他组件包含于比较电路中。例如，锁存器控制电路、锁存器存储部等设置在比较电路的后续阶段中。比较电路、锁存器存储部和其他组件包含于A/D转换器中。在摄像装置1中，针对各个传感器像素12分别设置有一个A/D转换器。在摄像装置1中，例如，在A/D转换器的位于差分输入电路的后续阶段中的一部分中的电路包含于第二信号处理电路22B或信号处理电路34中。例如，从浮动扩散部FD到A/D转换器的电路可以对应于读出电路22。可替代地，从浮动扩散部FD到A/D转换器的电路中的直至差分输入电路的电路可以对应于读出电路22。可选择地，从浮动扩散部FD到A/D转换器的电路中适当地选出的电路可以对应于读出电路22。例如，读出电路22的NMOS晶体管作为第一信号处理电路22A而设置在第二基板20中。此外，读出电路22的PMOS晶体管作为第二信号处理电路22B而设置在第三基板30中。

FD传输晶体管FDG被用来切换转换效率。一般地，在暗处拍摄时像素信号很小。在基于Q＝CV执行从电荷到电压的转换时，浮动扩散部FD的电容(即，FD电容C)的增大会导致在由放大晶体管AMP将电荷转换为电压时所得到的V减小。另一方面，在明亮处拍摄时，像素信号很大；因此，除非FD电容C是足够大的，否则浮动扩散部FD无法接收光电二极管FD的电荷。此外，为了防止当由放大晶体管AMP将电荷转换成电压时V变得过大，换句话说，为了使V变小，必须增大FD电容C。鉴于此，在FD传输晶体管FDG导通的情况下，由于增加了FD传输晶体管FDG的栅极电容，因此整个FD电容C增大。另一方面，在FD传输晶体管FDG关断的情况下，整个FD电容C减小。于是，通过这样将FD传输晶体管FDG导通和关断，使得FD电容C是可变的，这就能够切换转换效率。

图3A示出摄像装置1的第一基板10的布局的示例。在一个传感器像素12中布置有传输晶体管TX以及电源线(PWL和VSS)。在除了传输晶体管TX以及电源线(PWL和VSS)以外的部分中还设置有光电二极管PD。图3B示出摄像装置1的第二基板20的布局的示例。在一个传感器像素12中布置有放大晶体管AMP、参照信号输入晶体管REF、电流源晶体管Vb和复位晶体管RST。图3C是图3A中的布局和图3B中的布局的叠加。从图3C可以看出，电流源晶体管Vb位于传输晶体管TX以及电源线(PWL和VSS)附近，并且部分地与传输晶体管TX以及电源线(PWL和VSS)重叠；因此，难以将电流源晶体管Vb与传输晶体管TX以及电源线(PWL和VSS)布置于同一个基板上。在本实施方案中，传输晶体管TX以及电源线(PWL和VSS)布置在第一基板10中，并且放大晶体管AMP、参照信号输入晶体管REF、电流源晶体管Vb和复位晶体管RST布置在第二基板20中，并且第一基板10和第二基板20层叠着。这样，可以构造为一个像素。

图4示出摄像装置1的垂直方向上的截面构造的示例。图4示出了摄像装置1的与传感器像素12相对的位置处的截面构造。摄像装置1包括依次层叠着的第一基板10、第二基板20和第三基板30，并且在第一基板10的背面侧(即，光入射面侧)还包括彩色滤光片40和光接收透镜50。例如，针对各个传感器像素12分别设置有一个彩色滤光片40且分别设置有一个光接收透镜50。换句话说，摄像装置1是背面照射型的摄像装置。

第一基板10通过在半导体基板11上层叠有绝缘层46来构造而成。绝缘层46相当于层间绝缘膜51的一部分。绝缘层46设置在半导体基板11与稍后说明的半导体基板21之间的间隙中。半导体基板11包括硅基板。半导体基板11的在处于前表面的一部分及其附近处包括p阱层42，并且半导体基板11的在除了处于前表面的一部分及其附近以外的区域中(即，在比p阱层42更深的区域中)包括具有与p阱层42的导电类型不同的导电类型的光电二极管PD。p阱层42包括p型半导体区域。光电二极管PD包括具有与p阱层42的导电类型不同的导电类型(具体地，n型)的半导体区域。半导体基板11还包括位于p阱层42中的浮动扩散部FD，该浮动扩散部FD是具有与p阱层42的导电类型不同的导电类型(具体地，n型)的半导体区域。

第一基板10包括针对各个传感器像素12分别设置的如下构件：光电二极管PD、含有传输栅极电极TG的传输晶体管TX、以及浮动扩散部FD。传输栅极电极TG包括纵型栅极和FD传输晶体管FDG的栅极电极。纵型栅极从光电二极管PD提取电荷，并且FD传输晶体管FDG的栅极电极设置在半导体基板11的前表面上。在第一基板10中，传输晶体管TX和浮动扩散部FD设置在半导体基板11的前表面侧(与光入射面侧相反的一侧，即，第二基板20所在的一侧)的一部分中。第一基板10包括将各个传感器像素12分离的元件分离部43。元件分离部43设置成在半导体基板11的法线方向(与半导体基板11的表面垂直的方向)上延伸。元件分离部43设置在彼此相邻的两个传感器像素12之间。元件分离部43将彼此相邻的传感器像素12电气分离。例如，元件分离部43包括氧化硅。例如，元件分离部43贯穿半导体基板11。第一基板10还包括p阱层44，该p阱层44与元件分离部43的位于光电二极管PD侧的侧面接触。p阱层44包括具有与光电二极管PD的导电类型不同的导电类型(具体地，p型)的半导体区域。在半导体基板11与绝缘层46之间的界面处设置有p阱层44A。p阱层44A包括如下的半导体区域：其具有与p阱层42的导电类型相同的导电类型(具体地，p型)且具有比p阱层42的浓度更高的浓度。

例如，第一基板10还包括与半导体基板11的背面接触的固定电荷膜45。固定电荷膜45带负电，以抑制由半导体基板11的光接收面侧的界面能级引起的暗电流的产生。例如，固定电荷膜45包括具有负固定电荷的绝缘膜。这种绝缘膜的材料的非限制性示例包括氧化铪、氧化锆、氧化铝、氧化钛和氧化钽。通过由固定电荷膜45诱发的电场在半导体基板11的光接收面侧的界面上形成了空穴累积层。该空穴累积层抑制了从该界面产生电子。彩色滤光片40设置在半导体基板11的背面侧。彩色滤光片40设置成与固定电荷膜45接触，并且例如，设置在隔着固定电荷膜45与传感器像素12相对的位置处。例如，光接收透镜50设置成与彩色滤光片40接触，并且设置在隔着彩色滤光片40及固定电荷膜45与传感器像素12相对的位置处。

第二基板20通过在半导体基板21上层叠有绝缘层52来构造而成。绝缘层52相当于层间绝缘膜51的一部分。绝缘层52设置在半导体基板21与半导体基板31之间的间隙中。半导体基板21包括硅基板。第二基板20包括针对各个传感器像素12而分别设置的第一信号处理电路22A。第二基板20的处于半导体基板21的前表面侧(第三基板30所在的一侧)的一部分中包括第一信号处理电路22A。第二基板20与第一基板10贴合，且半导体基板21的背面与半导体基板11的前表面侧相对。换句话说，第一基板10与第二基板20以面对背(face-to-back)的方式贴合。第二基板20在与半导体基板21为同一层的层中还包括绝缘层53。绝缘层53贯穿半导体基板21。绝缘层53相当于层间绝缘膜51的一部分。绝缘层53设置成覆盖稍后说明的贯通配线54的侧面。

例如，第一信号处理电路22A包括放大晶体管AMP、参照信号输入晶体管REF和电流源晶体管Vb。放大晶体管AMP、参照信号输入晶体管REF和电流源晶体管Vb各者均包括模拟晶体管。放大晶体管AMP包括半导体基板21的p型沟道形成区域(或沟道区域)、栅极电极G1和n型源极/漏极区域SD1。栅极电极G1隔着栅极绝缘膜设置在沟道形成区域上。源极/漏极区域SD1设置在半导体基板21内的分别与栅极电极G1的两个侧部相对应的部分中，且将沟道形成区域夹在这两个源极/漏极区域SD1之间。与放大晶体管AMP一样，参照信号输入晶体管REF包括隔着栅极绝缘膜位于半导体基板21的p型沟道形成区域上的栅极电极G2，并且包括设置在半导体基板21内的分别与栅极电极G2的两个侧部相对应的部分中的n型源极/漏极区域SD2。与放大晶体管AMP一样，电流源晶体管Vb包括隔着栅极绝缘膜位于半导体基板21的p型沟道形成区域上的栅极电极G3，并且包括设置在半导体基板21内的分别与栅极电极G3的两个侧部相对应的部分中的n型源极/漏极区域SD3。

含有第一基板10和第二基板20的层叠体包括层间绝缘膜51和设置在层间绝缘膜51中的贯通配线54。该层叠体包括针对各个传感器像素12而分别设置的贯通配线54。贯通配线54各自沿着半导体基板21的法线方向延伸，并且设置成贯穿层间绝缘膜51的含有绝缘层53的部分。第一基板10和第二基板20经由贯通配线54彼此电气连接。具体地，贯通配线54与浮动扩散部FD电气连接并且也与稍后说明的连接配线55电气连接。

含有第一基板10和第二基板20的层叠体还包括设置在层间绝缘膜51中的贯通配线47和48(参见稍后说明的图16)。该层叠体包括针对各个传感器像素12而分别设置的贯通配线47，并且包括针对各个传感器像素12而分别设置的贯通配线48。贯通配线47和48各自沿着半导体基板21的法线方向延伸，并且设置得贯穿层间绝缘膜51的含有绝缘层53的部分。第一基板10和第二基板20经由贯通配线47及贯通配线48彼此电气连接。具体地，贯通配线47与半导体基板11内的p阱层42电气连接并且也与第二基板20内的配线电气连接。贯通配线48与传输栅极电极TG电气连接并且也与像素驱动线23电气连接。

例如，第二基板20在绝缘层52中包括多个连接部59。多个连接部59与读出电路22及半导体基板21电气连接。例如，第二基板20还包括位于绝缘层52上的配线层56。例如，配线层56包括绝缘层57、多条像素驱动线23和多条信号读出线24A。像素驱动线23和信号读出线24A都设置在绝缘层57中。配线层56还包括连接配线55。连接配线55将与传感器像素12中所含的浮动扩散部FD电气连接的贯通配线54各者彼此电气连接起来。在此，贯通配线54和48的总数大于第一基板10中所含的传感器像素12的总数，并且是第一基板10中所含的传感器像素12的总数的两倍。此外，贯通配线54、48和47的总数大于第一基板10中所含的传感器像素12的总数，并且是第一基板10中所含的传感器像素12的总数的三倍。

例如，配线层56在绝缘层57中还包括多个焊盘电极58。例如，各个焊盘电极58包括诸如铜(Cu)或铝(Al)等金属。各个焊盘电极58从配线层56的前表面露出。各个焊盘电极58用于第二基板20与第三基板30之间的电气连接以及第二基板20与第三基板30之间的贴合。例如，针对每条像素驱动线23及每条信号读出线24A而分别设置有一个焊盘电极58。在此，焊盘电极58的总数或者焊盘电极58与稍后说明的焊盘电极64之间的接合点的总数小于第一基板10中所含的传感器像素12的总数。

例如，第三基板30通过在半导体基板31上层叠有层间绝缘膜61来构造而成。注意，第三基板30的前表面贴合到第二基板20的前表面；因此，在对第三基板的构造进行说明时，顶侧和底侧与该附图中的上下是相反的。半导体基板31包括硅基板。第三基板30的处于半导体基板31的前表面侧的一部分中包括第二信号处理电路22B和逻辑电路32。例如，第三基板30还包括层间绝缘膜61上的配线层62。例如，配线层62包括绝缘层63和设置在绝缘层63中的多个焊盘电极64。多个焊盘电极64与第二信号处理电路22B及逻辑电路32电气连接。例如，各个焊盘电极64包括铜(Cu)。各个焊盘电极64从配线层62的前表面露出。各个焊盘电极64用于第二基板20与第三基板30之间的电气连接以及第二基板20与第三基板30之间的贴合。此外，焊盘电极64的数量并非必须是两个以上，并且即使焊盘电极64的数量为一个，该焊盘电极64也可以与第二信号处理电路22B或逻辑电路32电气连接。第二基板20和第三基板30通过焊盘电极58与焊盘电极64之间的接合而彼此电气连接。换句话说，传输晶体管TX的栅极(即，传输栅极电极TG)经由贯通配线54以及焊盘电极58和64与第二信号处理电路22B或逻辑电路32电气连接。第三基板30与第二基板20贴合，且半导体基板31的前表面与半导体基板21的前表面侧相对。换句话说，第三基板30与第二基板20以面对面(face-to-face)的方式贴合。

例如，第二信号处理电路22B包括晶体管PTR1和晶体管PTR2。晶体管PTR1和晶体管PTR2各者包括模拟晶体管。晶体管PTR1和晶体管PTR2各者包括PMOS晶体管。图4示出了一个晶体管作为晶体管PTR1和晶体管PTR2的代表。第二信号处理电路22B中所含的晶体管包括隔着栅极绝缘膜位于半导体基板31的n型沟道形成区域上的栅极电极G4，并且包括位于半导体基板31内的分别与栅极电极G4的两个侧部相对应的部分中的p型源极/漏极区域SD4。

例如，逻辑电路32包括互补金属氧化物半导体(CMOS)晶体管。图4示出了一个晶体管作为逻辑电路32中所含的晶体管的代表。逻辑电路32中所含的晶体管包括隔着栅极绝缘膜位于半导体基板31的沟道形成区域上的栅极电极G5，并且包括位于半导体基板31内的分别与栅极电极G5的两个侧部相对应的部分中的源极/漏极区域SD5。

制造方法

接下来，给出摄像装置1的制造方法的说明。图5A～图5I分别示出摄像装置1的制造工序的示例。图5A～图5I未示出从光电二极管PD的途中到光接收透镜50的部分。

首先，在半导体基板11中形成p阱层42、元件分离部43、p阱层44。接下来，在半导体基板11中形成光电二极管PD和传输晶体管TX的传输栅极电极TG(图5A)。因此，在半导体基板11上形成了传感器像素12。在这种情况下，作为用于传感器像素12的电极材料，优选地，不使用通过自对准硅化物(salicide：self aligned silicide)工艺制造的诸如CoSi₂和NiSi等具有低耐热性的材料。而是，作为用于传感器像素12的电极材料，优选地，使用具有高耐热性的材料。具有高耐热性的材料的非限制性示例包括多晶硅。传输晶体管TX的传输栅极电极TG是通过如下方式来形成的：例如，通过利用化学气相沉积(CVD：Chemical VaporDeposition)法将含磷的多晶硅形成为厚度在50nm～300nm范围内的膜，并且利用光刻工艺和干法蚀刻工艺形成抗蚀剂膜的图案来对多晶硅执行图案化处理。可选择地，传输晶体管TX的传输栅极电极TG是通过如下方式来形成的：例如，通过将不含杂质的多晶硅形成为厚度在50nm～300nm的范围内的膜，通过离子注入以在1×10¹⁵离子/cm²至1×10¹⁶离子/cm²范围内的剂量来添加磷，以及通过光刻工艺和干法蚀刻工艺进行图案化处理。

随后，通过离子注入在半导体基板11的前表面上形成浮动扩散部FD和p阱层44A，并且之后，在半导体基板11上形成绝缘层(PMD：Pre-Metal-Dielectric(金属沉积前的介电质层))46，并且进行平坦化(图5B)。由此，形成了第一基板10。平坦化后的绝缘层46优选具有在大约200nm到大约2μm范围内的厚度。

接下来，将半导体基板21贴合到第一基板10(绝缘层46)上(图5C)。在这种情况下，根据需要将半导体基板21减薄。此时，将半导体基板21的厚度减薄为在形成第一信号处理电路22A时所需的厚度。半导体基板21的厚度一般为约数百nm。然而，依据第一信号处理电路22A的概念，半导体基板21是可以被完全耗尽的。在这种情况下，半导体基板21的厚度可以在数个nm～数个μm的范围内。

随后，在与半导体基板21为同一层的层中形成绝缘层53(图5D)。例如，在与浮动扩散部FD相对的位置形成绝缘层53。例如，在半导体基板21中形成贯穿半导体基板21的狭缝，从而将半导体基板21分离成多个块21A。接下来，以埋入到狭缝中的方式形成绝缘层53。

随后，对半导体基板21的各个块21A执行离子注入，以形成沟道形成区域。接下来，通过热氧化法、或CVD法等方法，在半导体基板21的各个块21A的前表面上形成包括氧化硅的栅极绝缘膜。随后，形成栅极电极G1、G2和G3。栅极电极G1、G2和G3是通过如下方式来形成的：例如，通过利用CVD法将含磷的多晶硅形成为厚度在50nm～300nm范围内的膜，并利用光刻工艺和干法蚀刻工艺形成抗蚀剂膜的图案来对多晶硅执行图案化处理。可选择地，栅极电极G1、G2和G3是通过如下方式来形成的：例如，通过将不含杂质的多晶硅形成为厚度在50nm～300nm范围内的膜，通过离子注入以在1×10¹⁵离子/cm²至1×10¹⁶离子/cm²范围内的剂量添加磷，以及通过光刻工艺和干法蚀刻工艺进行图案化处理。接下来，通过离子注入形成源极/漏极区域SD1、SD2和SD3。因此，形成了包括放大晶体管AMP、参照信号输入晶体管REF、电流源晶体管Vb和其他组件的第一信号处理电路22A(图5E)。在具有高耐热性的金属材料用作传感器像素12的电极材料的情况下，优选地可以应用由热氧化法形成栅极绝缘膜。

随后，在半导体基板21上形成绝缘层52。因此，形成了包括绝缘层46、52和53的层间绝缘膜51。接下来，执行用于杂质活性化的热处理。在这种情况下，杂质在浮动扩散部FD以及源极/漏极区域SD1、SD2和SD3中扩散。随后，使绝缘层52的前表面平坦化，并且在层间绝缘膜51中形成贯通孔51A和51B(图5F)。具体地，在绝缘层52的与第一信号处理电路22A的各个晶体管的栅极电极和源极/漏极区域相对的位置处形成贯穿绝缘层52的贯通孔51B。此外，在层间绝缘膜51的与浮动扩散部FD相对的位置(即，与绝缘层53相对的位置)处形成贯穿层间绝缘膜51的贯通孔51A。

接下来，在贯通孔51A和51B中埋入导电性材料，从而在贯通孔51A中形成贯通配线54，并在贯通孔51B中形成连接部59(图5F)。贯通孔51A和51B中的导电性材料的埋入是通过如下方式来执行的：例如，通过利用MO-CVD(金属有机CVD)法在各个贯通孔51A和51B的内壁面上形成钛/氮化钛膜，进一步利用CVD法将钨形成为膜且将钨埋入贯通孔51A和51B中，并且去除处于贯通孔51A和51B外部的导电性材料。另外，在绝缘层52上形成将贯通配线54和连接部59彼此电气连接的连接配线55(图5F)。接着，在绝缘层52上形成配线层56，该配线层56包括绝缘层57以及诸如像素驱动线23、信号读出线24A和焊盘电极58等导电层。导电层的形成例如是通过使用铜的镶嵌方法。在镶嵌方法中，例如，形成用于构成绝缘层57的绝缘膜；在该绝缘膜中形成具有导电层图案的沟槽；在沟槽中埋入铜；并且去除处于沟槽外部的铜。因此，形成了第二基板20(图5G)。

另一方面，单独形成了其中形成有第二信号处理电路22B、逻辑电路32和配线层62的第三基板30(图5H)。随后，将第二基板20贴合到第三基板30，使得半导体基板21的前表面与半导体基板31的前表面侧相对(图5I)。第二基板20的焊盘电极58包括铜，并且第三基板30的焊盘电极64也包括铜。第二基板20的焊盘电极58和第三基板30的焊盘电极64通过铜-铜接合法相互接合在一起，以将第二基板20和第三基板30彼此电气连接。接下来，在第一基板10的背面侧上形成彩色滤光片40和光接收透镜50。由此，制造出了摄像装置1。

操作

在摄像装置1中，光(例如具有可见区域中的波长的光)从第一基板10的背面侧入射至光电二极管PD，并且之后，在光电二极管PD中产生成对的空穴和电子(进行光电转换)。传输晶体管TX成为导通状态，这使得累积在光电二极管PD中的信号电荷传输到浮动扩散部FD。累积在浮动扩散部FD中的信号电荷由放大晶体管AMP转换成电压信号，并且该电压信号由包含于读出电路22中的A/D转换器进行A/D转换，然后从水平驱动电路35输出。

摄像装置1的作用和效果

在根据本实施方案的摄像装置1中，传感器像素12布置在第一基板10中，并且具有第一模拟晶体管且包含于读出电路22中的第一信号处理电路22A被布置在第二基板20中。第一模拟晶体管包括放大晶体管AMP。传感器像素12和包含于读出电路中的诸如放大晶体管等模拟晶体管被布置在不同的基板中，这可以扩大模拟晶体管的专用面积。下面，使用比较例来说明这种作用和效果。

专利文献1公开了一种针对每个像素分别设置有一个A/D转换器的摄像装置。在此，该摄像装置是通过如下结构来实现的，该结构中，一个半导体基板包括：包含光电二极管、放大晶体管等的读出电路；以及包含于A/D转换器中的比较电路的一部分。在这样的摄像装置中，期望减小包括放大晶体管和其他组件的读出电路以及包含于A/D转换器中的比较电路的噪声。可以通过增大比较电路等中所含的模拟晶体管(特别地，放大晶体管)的专用面积来减小这种噪声；然而，增大放大晶体管的专用面积就会使得难以确保设置在同一基板中的光电二极管的专用面积，并且难以实现像素小型化和像素数量增多。

在根据本实施方案的摄像装置1中，传感器像素12布置在第一基板10中，并且包含于读出电路中的诸如放大晶体管等模拟晶体管布置在第二基板20中。这使得可以在不减小光电二极管的专用面积的情况下，增大诸如放大晶体管等模拟晶体管的专用面积。通过增大模拟晶体管(特别地，放大晶体管)的专用面积，可以减小噪声。

此外，在根据本实施方案的摄像装置1中，与浮动扩散部FD连接的放大晶体管AMP还用作包含于A/D转换器中的比较电路的差分输入电路的一部分。这使得可以减少晶体管的数量并且可以增大放大晶体管的专用面积，从而减小噪声。

此外，在根据本实施方案的摄像装置1中，针对各个传感器像素分别设置一个A/D转换器作为信号处理电路。这就使得可以从各个像素读出通过A/D转换而生成的数字像素信号，因此使得可以实现更高的帧速率以及在帧内不会出现时间失真的摄像特性。

按照如上所说明的，在根据本实施方案的摄像装置1中，传感器像素12布置在第一基板10中，并且模拟晶体管布置在第二基板20中，这使得可以在不减小光电二极管的专用面积的情况下增大模拟晶体管的专用面积并且因此减小噪声。

(2.变形例)

以下，给出根据前述实施方案的摄像装置1的变形例的说明。注意，在下列的变形例中，与前述实施方案中共同的组件由相同的附图标记表示。

变形例A

在前述实施方案中，在包含于第一信号处理电路22A中的模拟晶体管中未设置有硅化物层；然而，可以设置有硅化物层。硅化物层是使用自对准硅化物(salicide：selfaligned silicide)工艺制备的诸如硅化钴(CoSi₂)和硅化镍(NiSi)等金属硅化物(在下文中，也称为“硅化物”)。

图6示出作为变形例A的摄像装置1A的垂直方向上的截面构造的示例。摄像装置1A是根据前述实施方案的摄像装置1的变形例。在摄像装置1A中，由CoSi₂或NiSi等材料形成的硅化物层G1A、G2A和G3A分别设置在放大晶体管AMP的栅极电极G1的前表面、参照信号输入晶体管REF的栅极电极G2的前表面和电流源晶体管Vb的栅极电极G3的前表面上。放大晶体管AMP、参照信号输入晶体管REF和电流源晶体管Vb包含于第一信号处理电路22A中。在摄像装置1A中，设置了已被硅化的源极/漏极区域SD1A、SD2A和SD3A来代替源极/漏极区域SD1、SD2和SD3。硅化物层G1A、G2A和G3A以及已被硅化的源极/漏极区域SD1A、SD2A和SD3A是通过自对准硅化物工艺而形成的。侧壁SW1、SW2和SW3分别设置在栅极电极G1、G2和G3的两个侧部处。侧壁SW1、SW2和SW3用作对在自对准硅化物工艺中未被硅化的部分进行保护的硅化物块。除了上述构造以外，摄像装置1A具有与前述实施方案中相似的构造。

在摄像装置1A中，硅化物层G1A、G2A和G3A分别设置在栅极电极G1、G2和G3的前表面上，并且设置了已被硅化的源极/漏极区域SD1A、SD2A和SD3A来代替源极/漏极区SD1、SD2和SD3。硅化物具有低电阻，这使得可以显著降低晶体管的寄生电阻，从而通过提高互感(mutual inductance)gm来减小噪声。

通常，使设置有传感器像素的基板上的晶体管硅化会导致诸如像素部中的暗电流等漏电流的增大、诸如辉点的增多等图像品质劣化、或者成品率的降低。在摄像装置1A中，因为使设置在与设置有传感器像素12的第一基板10不同的基板(第二基板20)上的晶体管硅化，这使得可以在不会发生诸如由暗电流特性和辉点增多而导致的成品率降低等问题的情况下，减小晶体管的电阻。这就可以减小晶体管的寄生电阻，从而提高处理速度并且减小噪声。

下面将会给出图6所示的摄像装置1A的制造方法的说明。图7A～图7C分别示出摄像装置1A的制造工序。图7A～图7C未示出从光电二极管PD的途中到光接收透镜50的部分。

首先，类似于前述实施方案的直到图5E中的工序为止的工序，执行了直到将半导体基板21层叠在第一基板10上并且形成包括放大晶体管AMP、参照信号输入晶体管REF、电流源晶体管Vb等的第一信号处理电路22A的工序为止的工序。

接下来，例如，通过CVD法形成氧化硅以完全覆盖放大晶体管AMP、参照信号输入晶体管REF和电流源晶体管Vb，并且对该氧化硅进行回蚀以形成栅极电极G1、G2和G3的两个侧部处的侧壁SW1、SW2和SW3。随后，在栅极电极G1、G2和G3以及源极/漏极区域SD1、SD2和SD3的前表面露出的状态下，例如，通过溅射法在整个表面上形成包括钴、镍或任何其他金属的金属膜。该金属膜被形成得与栅极电极G1、G2和G3以及源极/漏极区域SD1、SD2和SD3的前表面上的硅接触。接下来，在金属膜的上层形成盖膜，并且执行热处理。将其中金属和硅彼此接触的部分合金化(金属硅化)，以形成硅化物层G1A、G2A和G3A以及已被硅化的源极/漏极区域SD1A、SD2A和SD3A。在硅化工序中，可以仅使栅极电极G1、G2和G3以及源极/漏极区域SD1、SD2和SD3的一部分硅化，或者可以使栅极电极G1、G2和G3以及源极/漏极区域SD1、SD2和SD3的全部硅化。随后，通过清洗工序去除盖膜和未反应的金属膜，并且留下了了硅化物(图7A)。

类似于前述实施方案中的处理，可以执行以下处理。换句话说，在半导体基板21上形成绝缘层52；形成贯通孔51A和51B；并且形成贯通配线54和连接部59。接下来，形成连接配线55(图7B)。

接下来，通过形成绝缘膜以及通过由镶嵌方法形成导电层来形成配线层56(图7C)。随后，将第二基板20贴合到第三基板30，并且在第一基板10的背面侧上形成彩色滤光片40和光接收透镜50。由此，制造出了摄像装置1A。

在摄像装置1A中，除了具有前述实施方案的效果以外，还因为使设置在第二基板20中的晶体管硅化，所以能够减小晶体管的电阻并且能够减小噪声。

变形例B

在前述实施方案中，包含于第一信号处理电路22A中的模拟晶体管仅包括诸如放大晶体管AMP、参照信号输入晶体管REF和电流源晶体管Vb等NMOS晶体管；然而，上述模拟晶体管不限于此，并且可以包括PMOS晶体管。

图8示出作为变形例B的摄像装置1B的传感器像素和读出电路的示例。摄像装置1B是根据前述实施方案的摄像装置1的变形例。在摄像装置1B中，第一信号处理电路22A包括放大晶体管AMP、参照信号输入晶体管REF、电流源晶体管Vb、晶体管PTR1和晶体管PTR2。晶体管PTR1和晶体管PTR2各者是PMOS晶体管。在摄像装置1B中，未设置第二信号处理电路22B，并且读出电路22仅包括第一信号处理电路22A。读出电路22相当于包含于A/D转换器中的差分输入电路。读出电路22将像素信号输出到信号读出线24A或输出到信号读出线24A的后续阶段中的信号处理电路34等。

在摄像装置1B中，不仅诸如放大晶体管AMP、参照信号输入晶体管REF和电流源晶体管Vb等NMOS晶体管，而且诸如晶体管PTR1和晶体管PTR2等PMOS晶体管，都作为第一信号处理电路22A而被布置在第二基板20中。逻辑电路32以及诸如A/D转换器(除了与差分输入电路相对应的部分以外)等信号处理电路34等被布置在第三基板30中。

在摄像装置1B中，与前述实施方案一样，模拟晶体管布置在第二基板20中，这使得可以在不减小光电二极管的专用面积的情况下增大模拟晶体管的专用面积并且可以减小噪声。

变形例C

在前述实施方案中，针对各个传感器像素12分别设置有一个第一信号处理电路22A；然而，可以让一个第一信号处理电路22A由两个或更多个(例如四个)传感器像素12共用。在此，“共用”表示将四个传感器像素12的输出都输入到被共用的第一信号处理电路22A。

图9示出作为变形例C的摄像装置1C的传感器像素和读出电路的示例。摄像装置1C是根据前述实施方案的摄像装置1的变形例。在图9中，四个传感器像素12-1、12-2、12-3和12-4的浮动扩散部FD与一个放大晶体管AMP连接。放大晶体管AMP的输入由包含于各个传感器像素12-1、12-2、12-3和12-4中的传输晶体管TX来切换。采用了针对各个传感器像素12来控制传输时序并执行A/D转换的机构。在摄像装置1C中，由四个传感器像素12共用一个A/D转换器。

在摄像装置1C中，传感器像素12布置在第一基板10中；包含于第一信号处理电路22A中的诸如放大晶体管AMP、参照信号输入晶体管REF和电流源晶体管Vb等NMOS晶体管布置在第二基板20中；并且包含于第二信号处理电路22B中的诸如晶体管PTR1和PTR2等PMOS晶体管布置在第三基板30中。逻辑电路32以及诸如A/D转换器(除了与差分输入电路相对应的部分以外)等信号处理电路34等也布置在第三基板30中。

在摄像装置1C中，与前述实施方案一样，模拟晶体管布置在第二基板20中，这使得可以在不减小光电二极管的专用面积的情况下增大模拟晶体管的专用面积并且可以减小噪声。共用A/D转换器(第一信号处理电路22A)的传感器像素12的数量不受特别限制，并且这可以兼顾A/D转换的速度来予以选择。

变形例D

第一信号处理电路22A可以按与摄像装置1C不同的电路构造由两个或更多个(例如四个)传感器像素12共用。

图10示出作为变形例D的摄像装置1D的传感器像素和读出电路的示例。摄像装置1D是根据前述实施方案的摄像装置1的变形例。在图10中，四个传感器像素12-1、12-2、12-3和12-4的浮动扩散部FD分别与四个放大晶体管AMP1、AMP2、AMP3和AMP4连接。四个放大晶体管AMP1、AMP2、AMP3和AMP4分别与选择晶体管SEL1、SEL1、SEL3和SEL4连接。信号电荷从由选择晶体管SEL1、SEL2、SEL3和SEL4选择的传感器像素12的浮动扩散部FD中读出，并且该信号电荷被转换为电压信号。此后，该电压信号被输出到信号读出线24A，或被输出到信号读出线24A的后续阶段中的信号处理电路34等。

在摄像装置1D中，传感器像素12布置在第一基板10中。包含于第一信号处理电路22A中的诸如放大晶体管AMP、参照信号输入晶体管REF、电流源晶体管Vb以及选择晶体管SEL1、SEL2、SEL3和SEL4等NMOS晶体管布置在第二基板20中。包含于第二信号处理电路22B中的诸如晶体管PTR1和晶体管PTR2等PMOS晶体管布置在第三基板30中。逻辑电路32以及诸如A/D转换器(除了与差分输入电路相对应的部分以外)等信号处理电路34等也布置在第三基板30中。

在摄像装置1D中，与前述实施方案一样，模拟晶体管布置在第二基板20中，这使得可以在不减小光电二极管的专用面积的情况下增大模拟晶体管的专用面积并且减小噪声。共用A/D转换器(第一信号处理电路22A)的传感器像素12的数量不受特别限制，并且可以兼顾A/D转换的速度来予以选择。

变形例E

在摄像装置1中，针对各个传感器像素12分别设置有一个A/D转换器；然而，可以针对像素区域13中的传感器像素12的各列而分别设置一个A/D转换器。包括针对各个传感器像素12而分别设置的A/D转换器的摄像装置称为“像素ADC型摄像装置”。此外，包括针对传感器像素12的各列而分别设置的A/D转换器的摄像装置称为“列ADC型摄像装置”。在列ADC型的摄像装置中，第一信号处理电路22A可以包括：与浮动扩散部FD连接的放大晶体管AMP；以及垂直信号线24的负载晶体管。

图11A示出作为变形例E的摄像装置1E的传感器像素12和包含于读出电路22中的第一信号处理电路22A的示例。如图11A所示，传感器像素12包括光电二极管PD、传输晶体管TX和浮动扩散部FD。传感器像素12布置在第一基板10中。放大晶体管AMP、复位晶体管RST和选择晶体管SEL与浮动扩散部FD连接，浮动扩散部FD的信号电荷被转换为电压信号，并且该电压信号输出到垂直信号线24。为垂直信号线24设置有负载晶体管。这些放大晶体管AMP、复位晶体管RST、选择晶体管SEL和负载晶体管包含于第一信号处理电路22A中，并且布置在第二基板20中。

图11B示出与垂直信号线24的后续阶段相连接的信号处理电路34的示例。信号处理电路34包括A/D转换器。该A/D转换器包括差分输入电路。图11B相当于差分输入电路。图11B中的由虚线包围的包括NMOS晶体管的电路34E与第一信号处理电路22A一样被布置在第二基板20中。逻辑电路32、包含于诸如A/D转换器(除电路34E以外)等信号处理电路34中的模拟晶体管、以及存储部等布置在第三基板30中。

在摄像装置1E中，与前述实施方案一样，模拟晶体管布置在第二基板20中，这使得可以在不减小光电二极管的专用面积的情况下增大模拟晶体管的专用面积并且可以减小噪声。

利用具有图11A和图11B所示的电路构造并且放大晶体管AMP的栅极宽度未被增大(即具有放大晶体管AMP的一倍栅极宽度)的摄像装置、以及利用具有图11A和图11B所示的电路构造并且放大晶体管AMP的栅极宽度被增大(即具有放大晶体管AMP的1.5倍栅极宽度)的摄像装置，通过模拟来求出通过增大栅极宽度而实现的降噪效果。在放大晶体管AMP的栅极宽度未被增大的摄像装置中，CDS处理后的随机噪声(RN：Random Noise)为51.6μVrsm，而在放大晶体管AMP的栅极宽度增大为1.5倍的情况下，RN为48.1μVrms。能够让CDS处理后的RN降低6.8％。作为模拟的条件，放大晶体管AMP之后的电路的截止频率为2.0MHz，并且CDS周期为1.9μS。

变形例F

作为变形例F的摄像装置1F是列ADC型摄像装置。在上述摄像装置1E中，差分输入电路包括NMOS晶体管以用作输入单元。然而，PMOS晶体管可以用作输入单元。

在摄像装置1F中，与摄像装置1E一样，传感器像素12布置在第一基板10中。摄像装置1F包括与图11A中的第一信号处理电路22A相似的第一信号处理电路22A。包含于第一信号处理电路22A中的放大晶体管AMP、复位晶体管RST、选择晶体管SEL和负载晶体管布置在第二基板20中。

图12示出与垂直信号线24的后续阶段相连接的信号处理电路34的示例。信号处理电路34包括A/D转换器。该A/D转换器包括差分输入电路。摄像装置1F的差分输入电路是PMOS晶体管输入型。图12中的由虚线包围的包括NMOS晶体管和PMOS晶体管的电路34F与第一信号处理电路22A一样被布置在第二基板20中。逻辑电路32、包含于诸如A/D转换器(除电路34F以外)等信号处理电路34中的模拟晶体管、以及存储部等布置在第三基板30中。

在摄像装置1F中，与前述实施方案一样，模拟晶体管布置在第二基板20中，这使得可以在不减小光电二极管的专用面积的情况下增大模拟晶体管的专用面积并且可以减小噪声。此外，通过将模拟晶体管布置在第二基板20中，就允许拥有在第三基板30中不设置模拟晶体管的构造。一般地，与逻辑晶体管相比，模拟晶体管需要更精细的特性调整。这些更精细的特性调整的非限制性示例包括将阈值电压设定为比逻辑电路的晶体管的阈值电压更低的电压。在第三基板30中不设置模拟晶体管的构造就可以允许在短的工序中以低成本制造出第三基板30。

变形例G

作为变形例G的摄像装置1G是列ADC型摄像装置。针对各列而分别设置的A/D转换器可以是逐次比较寄存器(SAR：successive approximation register)型。

在摄像装置1G中，与摄像装置1E一样，传感器像素12布置在第一基板10中。摄像装置1G包括与图11A中的第一信号处理电路22A相似的第一信号处理电路22A。包含于第一信号处理电路22A中的放大晶体管AMP、复位晶体管RST、选择晶体管SEL和负载晶体管布置在第二基板20中。

图13示出与垂直信号线24的后续阶段相连接的信号处理电路34的示例。信号处理电路34包括SAR型A/D转换器。该A/D转换器包括差分输入电路。摄像装置1G的差分输入电路是PMOS输入型。电压数模转换器(VDAC：voltage digital-to-analog converter)与参照信号输入晶体管连接。图13中的由虚线包围的包括NMOS晶体管和PMOS晶体管的电路34G与第一信号处理电路22A一样被布置在第二基板20中。在摄像装置1G中，电路34G相当于PMOS输入型差分输入电路。采样保持电路的电流感测输入单元和低压降(LDO：low dropout)电路也布置在第二基板20中。因此，除了放大晶体管被布置在第二基板20中以外，在包含于A/D转换器中的差分输入电路的一部分中所具有的模拟晶体管也被布置在第二基板20中。逻辑电路32、数模转换器(DAC)、包含于诸如A/D转换器(除电路34G以外)等信号处理电路34中的模拟晶体管(除了采样保持电路的电流感测输入单元、LDO电路等以外)、以及存储部等布置在第三基板30中。

在摄像装置1G中，与前述实施方案一样，模拟晶体管布置在第二基板20中，这使得可以在不减小光电二极管的专用面积的情况下增大模拟晶体管的专用面积并且可以减小噪声。此外，通过将模拟晶体管布置在第二基板20中，就允许拥有在第三基板30中不设置模拟晶体管的构造。这允许在短的工序中以低成本制造出第三基板30。

变形例H

作为变形例H的摄像装置1H是列ADC型摄像装置。针对各列而分别设置的A/D转换器可以是包含ΔΣ内核的A/D转换器。在包含ΔΣ内核的A/D转换器中，例如，将电流调制为用于在积分器和量子化器的反馈目的地处进行像素的列读出的列电流源。ΔΣ调制器可以内置于列中，这使得可以实现更高的处理速度。

在摄像装置1H中，与摄像装置1E一样，传感器像素12布置在第一基板10中。摄像装置1H包括与图11A的第一信号处理电路22A相似的第一信号处理电路22A。包含于第一信号处理电路22A中的放大晶体管AMP、复位晶体管RST、选择晶体管SEL和负载晶体管布置在第二基板20中。

图14示出与垂直信号线24的后续阶段相连接的信号处理电路34的示例。信号处理电路34包括含有ΔΣ内核的A/D转换器。该A/D转换器包括ΔΣ内核，并且在ΔΣ内核的前面阶段中，包括输入电流控制部34H，该输入电流控制部34H含有采样保持电路S&H、LDO电路和电压-电流(V2I：voltage-to-current)电路。输入电流控制部34H与第一信号处理电路22A一样被布置在第二基板20中。因此，除了放大晶体管布置在第二基板20中以外，包含于A/D转换器的一部分中的模拟晶体管也布置在第二基板20中。逻辑电路32、DAC、包含于信号处理电路34中的模拟晶体管(除输入电流控制部34H以外)、存储部等布置在第三基板30中。

在摄像装置1H中，与前述实施方案一样，模拟晶体管布置在第二基板20中，这使得可以在不减小光电二极管的专用面积的情况下增大模拟晶体管的专用面积并且可以减小噪声。此外，通过将模拟晶体管布置在第二基板20中，就允许拥有在第三基板30中不设置模拟晶体管的构造。这就能够在短的工序中以低成本制造出第三基板30。

变形例I

作为变形例I的摄像装置1I是列ADC型摄像装置。在上述摄像装置1E～1H中，模拟晶体管的高电压驱动晶体管和低电压驱动晶体管被混合布置在第二基板20和第三基板30中；然而，高电压驱动晶体管和低电压驱动晶体管可以被分开布置在第二基板20和第三基板30中。

在摄像装置1I中，与摄像装置1E一样，传感器像素12布置在第一基板10中。摄像装置1I包括与图11A中的第一信号处理电路22A相似的第一信号处理电路22A。包含于第一信号处理电路22A中的放大晶体管AMP、复位晶体管RST、选择晶体管SEL和负载晶体管布置在第二基板20中。

图15示出与垂直信号线24的后续阶段相连接的信号处理电路34的示例。信号处理电路34包括A/D转换器。该A/D转换器包括差分输入电路。摄像装置1I的差分输入电路是NMOS输入型。斜坡(RAMP)波形被输入到参照信号输入晶体管。图15中的由虚线包围的包括NMOS晶体管和PMOS晶体管的电路34I与第一信号处理电路22A一样被布置在第二基板20中。因此，除了放大晶体管布置在第二基板20中以外，在包含于A/D转换器中的差分输入电路的一部分中所具有的模拟晶体管也布置在第二基板20中。在摄像装置1I中，电路34I相当于差分输入电路。其他的高电压驱动晶体管也布置在第二基板20中。另一方面，诸如逻辑电路32等仅包括低电压驱动晶体管的电路、以及存储部等布置在第三基板30中。

在摄像装置1I中，与前述实施方案一样，模拟晶体管布置在第二基板20中，这就使得可以在不减小光电二极管的专用面积的情况下增大模拟晶体管的专用面积并且可以减小噪声。此外，不必在第三基板中布置高电压驱动晶体管，这就可以实现更短的工序和更低的成本。

变形例J

作为变形例J的摄像装置1J是列ADC型摄像装置。图16和图17分别示出摄像装置1J的水平方向上的截面构造的示例。摄像装置1J是在摄像装置1E～1I任何一者中让四个像素共用一个第一信号处理电路的构造的变形例。图16和图17各者的上侧图显示了与沿着图4中的截面Sec1截取的截面构造相对应的截面的示例，并且图16和图17各者的下侧图显示了与沿着图4中的截面Sec2截取的截面构造相对应的截面的示例。图16例示了其中2×2(即四个)传感器像素12以两组沿着第二方向H并排布置着的构造，并且图17例示了其中2×2(即四个)传感器像素12以四组沿着第一方向V和第二方向H并排布置着的构造。注意，在图16和图17的上侧截面图中，在示出了沿着图4的截面Sec1截取的截面构造的示例的图上叠加了示出了半导体基板11的表面构造的示例的图，并且未示出绝缘层46。此外，在图16和图17的下侧截面图中，在示出了沿着图4中的截面Sec2截取的截面构造的示例的图上叠加了示出了半导体基板21的表面构造的示例的图。注意，在摄像装置1J中，第一信号处理电路22A包括放大晶体管AMP、复位晶体管RST和选择晶体管SEL。在摄像装置1J中，包含于第一信号处理电路22A中的模拟晶体管布置在第二基板20中。关于与含有第一信号处理电路22A的读出电路22的后续阶段相连接的A/D转换器，除了放大晶体管布置在第二基板20中以外，包含于A/D转换器的一部分中的模拟晶体管也布置在第二基板20中。

如图16所示，多条贯通配线54、多条贯通配线48和多条贯通配线47在第一基板10的平面中沿着第一方向V(图16中的上下方向)以带状并排布置。注意，图16例示了多条贯通配线54、多条贯通配线48和多条贯通配线47沿着第一方向V以两列并排布置的情况。此外，如图17所示，多条贯通配线54、多条贯通配线48、多条贯通配线47在第一基板10的平面中沿着第二方向H(图17中的左右方向)以带状并排布置。注意，图17示出其中多条贯通配线54、多条贯通配线48和多条贯通配线47沿着第二方向H以两列并排布置的示例。第一方向V平行于以矩阵状排列的多个传感器像素12的两个排列方向(例如，行方向和列方向)之一者的排列方向(例如，列方向)。例如，在共用第一信号处理电路22A的四个传感器像素12中，四个浮动扩散部FD隔着元件分离部43而彼此靠近地布置着。例如，在共用第一信号处理电路22A的四个传感器像素12中，四个传输栅极电极TG被布置为围绕四个浮动扩散部FD，并且这四个传输栅极电极TG形成环形形状。

绝缘层53包括多个沿着第一方向V延伸的块。半导体基板21包括多个沿着第一方向V延伸的岛状块21A，并且所述多个岛状块21A隔着绝缘层53沿着与第一方向V正交的第二方向H并排布置。例如，各个块21A包括多个组的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。例如，由四个传感器像素12共用的一个第一信号处理电路22A包括了布置在与这四个传感器像素12相对的区域中的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。例如，由四个传感器像素12共用的一个读出电路22包括了位于绝缘层53左侧的块21A中的放大晶体管以及位于绝缘层53右侧的块21A中的复位晶体管RST和选择晶体管SEL。

图18、图19、图20和图21分别示出作为变形例J的摄像装置1J在水平面中的配线布局的示例。图18～图21分别示出其中由四个传感器像素12共用的一个第一信号处理电路22A被设置在与这四个传感器像素12相对的区域中的示例。例如，图18～图21所示的配线被设置在配线层56中的彼此不同的层内。

例如，如图18所示，彼此相邻的四条贯通配线54与连接配线55电气连接。例如，如图18所示，彼此相邻的四条贯通配线54经由连接配线55和连接部59进一步电气连接到位于绝缘层53左侧的块21A中所含的放大晶体管AMP的栅极和位于绝缘层53右侧的块21A中所含的复位晶体管RST的栅极。

例如，如图19所示，电源线VDD布置在与沿着第二方向H并排布置的各个第一信号处理电路22A相对的位置。例如，如图19所示，电源线VDD经由连接部59电气连接到沿着第二方向H并排布置的各个第一信号处理电路22A中的放大晶体管AMP的漏极和复位晶体管RST的漏极。例如，如图19所示，两条像素驱动线23布置在与沿着第二方向H并排布置的各个读出电路22相对的位置。如图19所示，这两条像素驱动线23中的一条(第二控制线)例如是配线RSTG，其电气连接到沿着第二方向H并排布置的各个读出电路22的复位晶体管RST的栅极。如图19所示，这两条像素驱动线23中的另一条(第三控制线)例如是配线SELG，其电气连接到沿着第二方向H并排布置的各个读出电路22的选择晶体管SEL的栅极。例如，如图19所示，在各个第一信号处理电路22A中，放大晶体管AMP的源极和选择晶体管SEL的漏极经由配线25彼此电气连接。

例如，如图20所示，两条电源线VSS布置在与沿着第二方向H并排布置的各个第一信号处理电路22A相对的位置。每条电源线VSS例如在与沿着第二方向H并排布置的各个传感器像素12相对的位置处电气连接到多条贯通配线47。例如，如图20所示，四条像素驱动线23布置在与沿着第二方向H并排布置的各个第一信号处理电路22A相对的位置。如图20所示，四条像素驱动线23中的各条例如都是如下的配线TRG：其电气连接到与沿着第二方向H并排布置的各个第一信号处理电路22A对应的四个传感器像素12中的一个传感器像素12的贯通配线48。换句话说，四条像素驱动线23(第一控制线)电气连接到沿着第二方向H并排布置的各传感器像素12的传输晶体管TX的栅极(传输栅极电极TG)。在图20中，为了区分各个配线TRG，在各个配线TRG的末尾给出标识符(1、2、3和4)。

例如，如图21所示，垂直信号线24布置在与沿着第一方向V并排布置的各个第一信号处理电路22A相对的位置。例如，如图21所示，垂直信号线24(输出线)电气连接到沿着第一方向V并排布置的各个读出电路22的输出端(放大晶体管AMP的源极)。

变形例K

图22示出作为变形例K的摄像装置1K的垂直方向上的截面构造的示例。摄像装置1K是根据前述实施方案的摄像装置1的变形例。在摄像装置1K中，传输晶体管TX包括平面型传输栅极电极TG。因此，该传输栅极电极TG未贯穿阱层42，并且仅设置在半导体基板11的前表面上。即使在传输晶体管TX使用平面型传输栅极电极TG的情况下，摄像装置1K也具有与前述实施方案相似的效果。注意，在图22中，作为第一信号处理电路22A，示出了一个晶体管作为放大晶体管AMP、参照信号输入晶体管REF和电流源晶体管Vb的代表。在摄像装置1K中，包含于第一信号处理电路22A中的模拟晶体管布置在第二基板20中。此外，关于与含有第一信号处理电路22A的读出电路22的后续阶段相连接的A/D转换器，除了放大晶体管布置在第二基板20中以外，包含于A/D转换器的一部分中的模拟晶体管也布置在第二基板20中。

变形例L

图23示出作为变形例L的摄像装置1L的垂直方向上的截面构造的示例。摄像装置1L是根据前述实施方案的摄像装置1的变形例。在摄像装置1L中，在与第一基板10的周边区域14相对的区域中进行第二基板20和第三基板30之间的电气连接。周边区域14相当于第一基板10的框架区域，并且设置在像素区域13的外缘处。在摄像装置1L中，第二基板20在与周边区域14相对的区域中包括多个焊盘电极58，并且第三基板30在与周边区域14相对的区域中包括多个焊盘电极64。第二基板20和第三基板30通过设置在与周边区域14相对的区域中的焊盘电极58和设置在与周边区域14相对的区域中的焊盘电极64之间的接合而彼此电气连接。注意，在图23中，作为第一信号处理电路22A，示出一个晶体管作为放大晶体管AMP、参照信号输入晶体管REF和电流源晶体管Vb的代表。在摄像装置1L中，包含于第一信号处理电路22A中的模拟晶体管布置在第二基板20中。此外，关于与含有第一信号处理电路22A的读出电路22的后续阶段相连接的A/D转换器，除了放大晶体管布置在第二基板20中以外，包含于A/D转换器的一部分中的模拟晶体管也布置在第二基板20中。

如上所述，在摄像装置1L中，第二基板20和第三基板30通过设置在与周边区域14相对的区域中的焊盘电极58和设置在与周边区域14相对的区域中的焊盘电极64之间的接合而彼此电气连接。跟在与像素区域13相对的区域中将焊盘电极58和焊盘电极64接合在一起的情况相比，这能够减小可能出现的对每个像素的面积小型化的妨碍。因此，可以提供如下的具有三层构造的摄像装置1L：其具有与之前基本等同的芯片尺寸，而不会妨碍每个像素的面积小型化。

变形例M

作为变形例M的摄像装置1M是列ADC型摄像装置。图24和图25分别示出摄像装置1M的水平方向上的截面构造的示例。摄像装置1M是在摄像装置1E～1I任何一者中让四个像素共用一个第一信号处理电路的构造的变形例。图24和图25各者的上侧图显示了与沿着图4中的截面Sec1截取的截面构造相对应的截面的变形例，并且图24和图25各者的下侧图显示了与沿着图4中的截面Sec2截取的截面构造相对应的截面的变形例。注意，在图24和图25的上侧截面图中，在示出沿着图4中的截面Sec1截取的截面构造的变形例的图上叠加了示出半导体基板11的表面构造的变形例的图，并且未图示绝缘层46。此外，在图24和图25的下侧截面图中，在示出沿着图4的截面Sec2截取的截面构造的变形例的图上叠加了示出半导体基板21的表面构造的变形例的图。注意，在图24的示例中，例如，第一信号处理电路22A包括放大晶体管AMP、复位晶体管RST和选择晶体管SEL。此外，在图25的示例中，例如，第一信号处理电路22A包括放大晶体管AMP、复位晶体管RST、选择晶体管SEL和FD传输晶体管FDG。在摄像装置1M中，包含于第一信号处理电路22A中的模拟晶体管布置在第二基板20中。此外，关于与含有第一信号处理电路22A的读出电路22的后续阶段相连接的A/D转换器，除了放大晶体管布置在第二基板20中以外，包含于A/D转换器的一部分中的模拟晶体管也布置在第二基板20中。

如图24和图25所示，多条贯通配线54、多条贯通配线48和多条贯通配线47(在图中以行和列布置的多个圆点)在第一基板10的平面内沿着第二方向H(图24和图25中的左右方向)以带状并排布置着。注意，图24和图25分别例示了多条贯通配线54、多条贯通配线48和多条贯通配线47沿着第二方向H按2列并排布置的情况。例如，在共用第一信号处理电路22A的四个传感器像素12中，四个浮动扩散部FD隔着元件分离部43而彼此靠近地布置着。例如，在共用第一信号处理电路22A的四个传感器像素12中，四个传输栅极电极TG(TG1、TG2、TG3和TG4)被布置为围绕四个浮动扩散部FD，并且这四个传输栅极电极TG形成环形形状。

绝缘层53包括多个沿着第二方向H延伸的块。半导体基板21包括多个沿着第二方向H延伸的岛状块21A，并且所述多个岛状块21A隔着绝缘层53沿着与第二方向H正交的第一方向V并排布置。例如，各个块21A包括复位晶体管RST、放大晶体管AMP和选择晶体管SEL。例如，由四个传感器像素12共用的一个第一信号处理电路22A不是面对着这四个传感器像素12，而是被布置成在第一方向V上有偏移。

在图24中，由四个传感器像素12共用的一个第一信号处理电路22A在第二基板20中的从与这四个传感器像素12相对的区域在第一方向V上有偏移的区域中包括复位晶体管RST、放大晶体管AMP和选择晶体管SEL。例如，由四个传感器像素12共用的一个第一信号处理电路22A包括处于一个块21A内的放大晶体管AMP、复位晶体管RST和选择晶体管SEL。

在图25中，由四个传感器像素12共用的一个第一信号处理电路22A在第二基板20中的从与这四个传感器像素12相对的区域在第一方向V上有偏移的区域中包括复位晶体管RST、放大晶体管AMP、选择晶体管SEL和FD传输晶体管FDG。例如，由四个传感器像素12共用的一个第一信号处理电路22A包括处于一个块21A内的放大晶体管AMP、复位晶体管RST、选择晶体管SEL和FD传输晶体管FDG。

在摄像装置1M中，例如，由四个传感器像素12共用的一个第一信号处理电路22A不是面对着这四个传感器像素12，而是从与这四个传感器像素12面对着的位置在第一方向V上有偏移。在这种情况下，就可以缩短配线25或省略配线25，并且允许将放大晶体管AMP的源极与选择晶体管SEL的漏极构造成共用一个杂质区域。结果，可以减小第一信号处理电路22A的尺寸，并且可以增大第一信号处理电路22A中的任何其他部分的尺寸。

变形例N

作为变形例N的摄像装置1N是列ADC型摄像装置。图26示出作为变形例N的摄像装置1N的水平方向上的截面构造的示例。摄像装置1N是摄像装置1J的变形例。图26示出图16中的截面构造的变形例。注意，在图26中的示例中，例如，第一信号处理电路22A包括放大晶体管AMP、复位晶体管RST和选择晶体管SEL。在摄像装置1N中，包含于第一信号处理电路22A中的模拟晶体管布置在第二基板20中。此外，关于与含有第一信号处理22A电路的读出电路22的后续阶段相连接的A/D转换器，除了放大晶体管布置在第二基板20中以外，包含于A/D转换器的一部分中的模拟晶体管也布置在第二基板20中。

在摄像装置1N中，半导体基板21包括多个岛状块21A，所述多个岛状块21A隔着绝缘层53沿着第一方向V和第二方向H并排布置。例如，各个块21A包括一组的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。这种情况下，可以通过绝缘层53来抑制彼此相邻的读出电路22之间的串扰，并且可以抑制再生图像的分辨率降低以及由混色导致的图像品质劣化。

变形例O

作为变形例O的摄像装置1O是列ADC型摄像装置。图27示出作为变形例O的摄像装置1O的水平方向上的截面构造的示例。摄像装置1O是摄像装置1N的变形例。图27示出图26中的截面构造的变形例。注意，在图27的示例中，例如，第一信号处理电路22A包括放大晶体管AMP、复位晶体管RST和选择晶体管SEL。在摄像装置1O中，包含于第一信号处理电路22A中的模拟晶体管布置在第二基板20中。此外，关于与含有第一信号处理电路22A的读出电路22的后续阶段相连接的A/D转换器，除了放大晶体管布置在第二基板20中以外，包含于A/D转换器的一部分中的模拟晶体管也布置在第二基板20中。

在摄像装置1O中，例如，由四个传感器像素12共用的一个第一信号处理电路22A不是面对着这四个传感器像素12，而是在第一方向V上有偏移。在摄像装置1O中，如同摄像装置1N中一样，半导体基板21包括隔着绝缘层53沿着第一方向V和第二方向H并排布置的多个岛状块21A。例如，各个块21A包括一组的复位晶体管RST、放大晶体管AMP和选择晶体管SEL。此外，在摄像装置1O中，多条贯通配线47和多条贯通配线54也沿着第二方向H并排布置。具体地，多条贯通配线47布置在其中共用某一第一信号处理电路22A的四条贯通配线54和其中共用与所述某一第一信号处理电路22A在第二方向H上相邻的另一第一信号处理电路22A的四条贯通配线54之间。在这种情况下，可以通过绝缘层53和贯通配线47来抑制彼此相邻的第一信号处理电路22A之间的串扰，并且能够抑制再生图像的分辨率降低以及由混色导致的图像品质劣化。

变形例P

作为变形例P的摄像装置1P是列ADC型摄像装置。图28示出作为变形例P的摄像装置1P的水平方向上的截面构造的示例。摄像装置1P是摄像装置1J的变形例。图28示出图16中的截面构造的变形例。注意，在图28的示例中，例如，第一信号处理电路22A包括放大晶体管AMP、晶体管RST和选择晶体管SEL。在摄像装置1P中，包含于第一信号处理电路22A中的模拟晶体管布置在第二基板20中。此外，关于与含有第一信号处理电路22A的读出电路22的后续阶段相连接的A/D转换器，除了放大晶体管布置在第二基板20中以外，包含于A/D转换器的一部分中的模拟晶体管也布置在第二基板20中。

在摄像装置1P中，第一基板10在各个传感器像素12中都包括光电二极管PD和传输晶体管TX，并且一个浮动扩散部FD由每四个传感器像素12共用。因此，在摄像装置1P中，针对每四个传感器像素12设置有一条贯通配线54。

以矩阵状排列的多个传感器像素12中，为了方便起见，与通过将与共用一个浮动扩散部FD的四个传感器像素12相对应的单位区域在第一方向V上偏移一个传感器像素12而获得的区域相对应的四个传感器像素12称为“四个传感器像素12A”。在这种情况下，在摄像装置1P中，在第一基板10中一条贯通配线47由每四个传感器像素12A共用。因此，在摄像装置1P中，针对每四个传感器像素12A设置有一条贯通配线47。

在摄像装置1P中，第一基板10包括将光电二极管PD及传输晶体管TX针对各个传感器像素12进行分离的元件分离部43。元件分离部43当从半导体基板11的法线方向观察时没有完全包围传感器像素12，并且在浮动扩散部FD(贯通配线54)附近和贯通配线47附近具有间隙(未形成区域)。该间隙允许由四个传感器像素12共用一条贯通配线54并且由四个传感器像素12A共用一条贯通配线47。在摄像装置1P中，第二基板20包括针对共用浮动扩散部FD的每四个传感器像素12而设置的第一信号处理电路22A。

变形例Q

作为变形例Q的摄像装置1Q是列ADC型摄像装置。图29示出作为变形例Q的摄像装置1Q的水平方向上的截面构造的示例。摄像装置1Q是摄像装置1N的变形例。图29示出图26中的截面构造的变形例。注意，在图29的示例中，例如，第一信号处理电路22A包括放大晶体管AMP、复位晶体管RST和选择晶体管SEL。在摄像装置1Q中，包含于第一信号处理电路22A中的模拟晶体管布置在第二基板20中。此外，关于与含有第一信号处理电路22A的读出电路22的后续阶段相连接的A/D转换器，除了放大晶体管布置在第二基板20中以外，包含于A/D转换器的一部分中的模拟晶体管也布置在第二基板20中。

在摄像装置1Q中，第一基板10包括针对各个传感器像素12而分别设置的光电二极管PD及传输晶体管TX，并且一个浮动扩散部FD由每四个传感器像素12共用。此外，第一基板10包括将光电二极管PD及传输晶体管TX针对各个传感器像素12进行分离的元件分离部43。

变形例R

作为变形例R的摄像装置1R是列ADC型摄像装置。图30示出作为变形例R的摄像装置1R的水平方向上的截面构造的示例。摄像装置1R是摄像装置1O的变形例。图30示出图27中的截面构造的变形例。注意，在图30的示例中，例如，第一信号处理电路22A包括放大晶体管AMP、复位晶体管RST和选择晶体管SEL。在摄像装置1R中，包含于第一信号处理电路22A中的模拟晶体管布置在第二基板20中。此外，关于与含有第一信号处理电路22A的读出电路22的后续阶段相连接的A/D转换器，除了放大晶体管布置在第二基板20中以外，包含于A/D转换器的一部分中的模拟晶体管也布置在第二基板20中。

在摄像装置1R中，第一基板10包括针对各个传感器像素12而分别设置的光电二极管PD及传输晶体管TX，并且一个浮动扩散部FD由每四个传感器像素12共用。此外，第一基板10包括将光电二极管PD及传输晶体管TX针对各个传感器像素12进行分离的元件分离部43。

变形例S

图31示出作为变形例S的摄像装置1S的电路构造的示例。摄像装置1S是前述摄像装置1和1A～1R任何一者的变形例。摄像装置1S是包含列并行ADC的CMOS图像传感器。

如图31所示，摄像装置1S除了包括其中各自具有光电转换器的多个传感器像素12以行和列(即以矩阵状)呈二维排列着的像素区域13以外，摄像装置1S还包括垂直驱动电路33、信号处理电路34、参照电压供给部38、水平驱动电路35、水平输出线37和系统控制电路36。

在该系统构造中，系统控制电路36基于主时钟MCK生成用作垂直驱动电路33、信号处理电路34、参照电压供给部38、水平驱动电路35等的操作的基准的时钟信号、控制信号以及任何其他信号，并且将这些信号提供给垂直驱动电路33、信号处理电路34、参照电压供给部38、水平驱动电路35等。

此外，垂直驱动电路33与像素区域13中的各个传感器像素12一起被设置在第一基板10中，也被设置在形成有包含于读出电路22中的第一信号处理电路22A的第二基板20中。信号处理电路34、参照电压供给部38、水平驱动电路35、水平输出线37和系统控制电路36设置在第三基板30中。

尽管未示出，但是传感器像素12也可以使用例如如下的构造：其除了包括光电二极管PD以外还包括将光电二极管PD中通过光电转换而获得的电荷向浮动扩散部FD传输的传输晶体管TX。此外，尽管未示出，但是读出电路22可以使用例如如下的三晶体管构造：其包括用于控制浮动扩散部FD的电位的复位晶体管RST、用于输出与浮动扩散部FD的电位相对应的信号的放大晶体管AMP、以及用于进行像素选择的选择晶体管SEL。

在像素区域13中，传感器像素12呈二维地排列着，并且针对m行n列的像素阵列而逐行地配置一条像素驱动线23，而且针对m行n列的像素阵列而逐列地配置一条垂直信号线24。多条像素驱动线23各自的一端分别连接到垂直驱动电路33的对应于各个行而设置的各个输出端中的相应一者。垂直驱动电路33包括移位寄存器等，并且经由多条像素驱动线23执行对于像素区域13的行地址和行扫描的控制。

例如，信号处理电路34包括针对像素区域13的各个像素列(即，针对各个垂直信号线24)而分别设置的模数转换电路(ADC：analog-to-digital conversion circuits)34-1～34-m，将从像素区域13中的各传感器像素12的列输出的模拟信号转换为数字信号，然后输出该数字信号。注意，如前述实施方案中所说明的，ADC(模数转换电路)可以是针对各个传感器像素12而分别设置的。

例如，参照电压供给部38包括数模转换电路(DAC：digital-to-analogconversion circuit)38A，该数模转换电路作为用于生成所谓斜坡(ramp)波形的参照电压Vref的装置，该斜坡波形的电平随时间而倾斜地变化。注意，用于生成斜坡波形的参照电压Vref的装置不限于DAC 38A。

在由系统控制电路36提供的控制信号CS1的控制下，DAC 38A基于从系统控制电路36提供的时钟CK而产生斜坡波形的参照电压Vref，并将参照电压Vref提供给列处理部的ADC 34-1～ADC 34-m。

注意，允许ADC 34-1～ADC 34-m中的各者选择性地执行与各种操作模式相对应的A/D转换操作。这些操作模式包括：通常帧速率模式，在该通常帧速率模式中，采取了读出所有传感器像素12的信息的逐行扫描方式；以及高帧速率模式，在该高帧速率模式中，例如与通常帧速率模式下的帧速率相比，将传感器像素12的曝光时间设定为1/N以将帧速率增大N倍，例如两倍。操作模式的这种切换是通过控制从系统控制电路36提供的控制信号CS2和CS3来予以执行的。此外，从外部的系统控制器(未示出)向系统控制电路36提供用于在操作模式(即通常帧速率模式和高帧速率模式)之间进行切换的指令信息。

ADC 34-1～ADC 34-m均具有相同的构造，并且这里，以ADC 34-m为例进行说明。例如，ADC 34-m包括比较器34A、用作计数装置的向上/向下计数器(在图中称为“U/D CNT”)34B、传输开关34C和存储器34D。

比较器34A将与从像素区域13的第n列中的各个传感器像素12输出的信号相对应的垂直信号线24的信号电压Vx跟从参照电压供给部38提供的斜坡波形的参照电压Vref进行比较，并且例如，在参照电压Vref大于信号电压Vx的情况下将输出Vcc转变为“H(高)”电平，并且例如，在参照电压Vref等于或小于信号电压Vx的情况下将输出Vcc转变为“L(低)”电平。

向上/向下计数器(up-down counter)34B包括非同步计数器，并且在由系统控制电路36提供的控制信号CS2的控制下，通过与DAC 38A同时地接收来自系统控制电路36的时钟CK并且与该时钟CK同步地执行向下计数(down-counting)或向上计数(up-counting)，来测量比较器34A中的从比较操作的开始到比较操作的结束的比较期间。

具体地，在通常帧速率模式下，在从一个传感器像素12读取信号的操作中，通过在第一次读出操作中执行向下计数来测量第一次读出时的比较时间，并且通过在第二次读出操作中执行向上计数来测量第二次读出时的比较时间。

相比而言，在高帧速率模式下，某一行中的传感器像素12的计数结果按原样被保存。随后，对于所述某一行的下一行中的传感器像素12，利用前一次的计数结果通过在第一次读出操作中执行向下计数来测量第一次读出时的比较时间、并且通过在第二次读出操作中执行向上计数来测量第二次读出时的比较时间。

在通常帧速率模式下，在由系统控制电路36提供的控制信号CS3的控制下，当向上/向下计数器34B的对所述某一行中的传感器像素12的计数操作完成时，传输开关34C转变为ON(导通)状态，并且将向上/向下计数器34B的计数结果传输到存储器34D。

相比而言，在例如N＝2的高帧速率下，当向上/向下计数器34B的对所述某一行中的传感器像素12的计数操作完成时，传输开关34C维持于OFF(断开)状态。随后，当向上/向下计数器34B的对所述某一行的下一行中的传感器像素12的计数操作完成时，传输开关34C转变为导通状态，并且将向上/向下计数器34B的关于两个垂直像素的计数结果传输到存储器34D。

如上所述，从像素区域13中的各传感器像素12经由垂直信号线24而逐列地提供的模拟信号通过ADC 34-1～ADC 34-m中的比较器34A和向上/向下计数器34B的各自操作被转换成N位(N-bit)数字信号，并且该数字信号被存储在存储器34D中。

水平驱动电路35包括移位寄存器等，并且执行对于信号处理电路34中的ADC 34-1～ADC 34-m的列地址和列扫描的控制。在水平驱动电路35的控制下，在ADC 34-1～ADC 34-m各者中通过A/D转换获得的N位数字信号依次被读出到水平输出线37，并且经由水平输出线37作为摄像数据而被输出。

注意，除了设置有上述构成要素以外，还可以设置有尽管因为与本发明不直接相关所以未被图示的、对经由水平输出线37输出的摄像数据执行各种信号处理的电路等。

在包括具有前述构造的列并行ADC的摄像装置1S中，可以通过传输开关34C将向上/向下计数器34B的计数结果选择性地传输到存储器34D，这可以独立地控制向上/向下计数器34B的计数操作和将向上/向下计数器34B的计数结果去往水平输出线37的读出操作。

变形例T

图32示出作为变形例T的摄像装置1T的构造的示例。摄像装置1T是前述摄像装置1和1A～1S任何一者的变形例。在摄像装置1T中，第一基板10包括：包含设置在中央部分处的多个传感器像素12的像素区域13；以及设置在像素区域13的周围的垂直驱动电路33。此外，在第二基板20中，在中央部分处设置有包含多个第一信号处理电路22A的读出电路区域15，并且在读出电路区域15的周围设置有垂直驱动电路33。在第三基板30中，设置有信号处理电路34、水平驱动电路35、系统控制电路36、水平输出线37和参照电压供给部38。与前述实施方案及其变形例一样，这防止了由于各基板彼此电气连接起来的构造而导致的芯片尺寸的增大以及对于每像素的面积小型化的妨碍。结果，就可以提供如下的具有三层构造的摄像装置1：该三层构造具有与之前基本等同的芯片尺寸且不会妨碍每像素的面积小型化。注意，垂直驱动电路33可以仅设置在第一基板10中，或者可以仅设置在第二基板20中。

变形例U

图33示出作为变形例U的摄像装置1U的构造的示例。摄像装置1U是前述摄像装置1和1A～1T任何一者的变形例。各个前述摄像装置1和1A～1T是通过层叠三个基板(第一基板10、第二基板20和第三基板30)来构造而成的。然而，各个前述摄像装置1和1A～1T可以通过层叠两个基板(第一基板10和第二基板20)来构造而成。在这种情况下，例如，如图33所示，逻辑电路32分开设置于第一基板10和第二基板20中。在此，在逻辑电路32的设置于第一基板10中的电路32A中，包括具有如下栅极构造的晶体管：在该栅极构造中，层叠有由耐高温工艺的材料(例如，高k(高介电常数)材料)制成的高介电常数膜以及金属栅极电极。另一方面，在逻辑电路32的设置于第二基板20中的电路32B中，在与源极电极及漏极电极接触的杂质扩散区域的前表面上设置有包括诸如CoSi₂和NiSi等硅化物的低电阻区域26。该硅化物是使用自对准硅化物(salicide：self aligned silicide)工艺而被制备的。包括硅化物的低电阻区域由含有半导体基板材料和金属的化合物形成。这使得可以使用在形成传感器像素12时所用的诸如热氧化等高温工艺。此外，在逻辑电路32的设置于第二电极20中的电路32B中，在与源极电极及漏极电极接触的杂质扩散区域的前表面上设置有包括硅化物的低电阻区域26的情况下，可以减小接触电阻。结果，可以提高逻辑电路32的演算速度。

变形例V

图34示出作为变形例V的摄像装置1V的构造的示例。摄像装置1V是前述摄像装置1和1A～1T任何一者的变形例。在前述摄像装置1和1A～1T任何一者中的第三基板30的逻辑电路32中，在与源极电极和漏极电极接触的杂质扩散区域的前表面上可以设置有包括诸如CoSi₂和NiSi等硅化物的低电阻区域37A。该硅化物是使用自对准硅化物(salicide：selfaligned silicide)工艺而被制备的。这使得可以使用在形成传感器像素12时所用的诸如热氧化等高温工艺。此外，在逻辑电路32中，在与源极电极及漏极电极接触的杂质扩散区域的前表面上设置有包括硅化物的低电阻区域37A的情况下，可以减小接触电阻。结果，可以提高逻辑电路32的演算速度。

变形例W

在前述摄像装置1和1A～1V中，可以让导电类型反过来。例如，在前述实施方案和变形例A～V中，可以将p型替换为n型，并且可以将n型替换为p型。即使在这种情况下，也能够获得与前述摄像装置1及1A～1V相似的效果。

(3.适用例)

适用例1

前述摄像装置1和1A～1W(在下文中，代表性地称为“摄像装置1”)可以适用于各种类型的电子设备。电子设备的非限制性示例包括：诸如数码照相机和数码摄影机等相机、具有摄像功能的移动电话、以及具有摄像功能的任何其他设备。

图35是示出包括根据前述实施方案及其变形例中任何一者的摄像装置1的电子设备的示意性构造的示例的框图。

图35所示的电子设备201包括光学系统202、快门装置203、摄像装置1、控制电路205、信号处理电路206、监视器207和存储器208，并且能够拍摄静止图像和运动图像。

光学系统202包括至少一个透镜，并且将来自被摄体的光(入射光)引导到摄像装置1并在摄像装置1的光接收表面上成像。

快门装置203布置在光学系统202和摄像装置1之间，并且根据控制电路205的控制，来控制对摄像装置1的光照时段和遮光时段。

摄像装置1包括含有前述摄像装置的封装体。与经由光学系统202和快门装置203在光接收表面上成像的光对应地，摄像装置1在一定时段内累积信号电荷。累积在摄像装置1中的信号电荷根据从控制电路205提供过来的驱动信号(时序信号)而被传输。

控制电路205输出用于控制摄像装置1的传输操作和快门装置203的快门操作的驱动信号，以驱动摄像装置1和快门装置203。

信号处理电路206对从摄像装置1输出的信号电荷执行各种信号处理。通过由信号处理电路206进行信号处理后而获得的图像(图像数据)被提供给监视器207以显示在该监视器上，或者被提供给存储器208以存储(记录)在该存储器中。

在如上构造而成的电子设备201中，摄像装置1的适用能够在所有像素中实现具有减小了的噪声的摄像。

适用例2

图36示出包括前述摄像装置1和1A～1W任何一者的摄像系统2的示意性构造的示例。图36示出作为摄像装置1和1A～1W的代表的摄像装置1。在下文中，摄像装置1和1A～1W代表性地被称为“摄像装置1”。

例如，摄像系统2包括电子设备。电子设备的非限制性示例包括：诸如数码照相机和摄影机等摄像装置；以及诸如智能手机或平板电脑型终端等移动终端设备。例如，摄像系统2包括根据前述实施方案及其变形例中任何一者的摄像装置1、DSP(数字信号处理器)电路141、帧存储器142、显示部143、存储部144、操作部145和电源部146。在摄像系统2中，根据前述实施方案及其变形例中任何一者的摄像装置1、DSP电路141、帧存储器142、显示部143、存储部144、操作部145以及电源部146经由总线147彼此连接。

根据前述实施方案及其变形例中任何一者的摄像装置1输出与入射光相对应的图像数据。DSP电路141包括对从根据前述实施方案以及变形例A～W中任何一者的摄像装置1输出的信号(图像数据)进行处理的信号处理电路。帧存储器142以帧为单位临时地保存由DSP电路141处理的图像数据。例如，显示部143包括诸如液晶面板或有机电致发光(EL：Electro Luminescence)面板等面板型显示装置，并且显示出由根据前述实施方案及其变形例中任何一者的摄像装置1拍摄的运动图像或静止图像。存储部144把诸如由根据前述实施方案及其变形例中任何一者的摄像装置1拍摄的运动图像或静止图像等图像数据存储在诸如半导体存储器或硬盘等存储介质中。操作部145根据用户的操作提供关于摄像系统2所拥有的各种功能的操作指令。电源部146根据需要向根据前述实施方案及其变形例中任何一者的摄像装置1、DSP电路141、帧存储器142、显示部143、存储部144和操作部145提供各种电源。这些电源用作根据前述实施方案及其变形例中任何一者的摄像装置1、DSP电路141、帧存储器142、显示部143、存储部144和操作部145的操作电源。

接下来，给出摄像系统2中的摄像过程的说明。

图37示出摄像系统2中的摄像操作的流程图的示例。用户对操作部145进行操作，以提供开始摄像的指令(步骤S101)。此后，操作部145将用于摄像的指令发送到摄像装置1(步骤S102)。摄像装置1(具体地，系统控制电路36)接收到用于摄像的指令，并且以预定的摄像方式执行摄像(步骤S103)。

摄像装置1将通过摄像而获得的图像数据输出到DSP电路141。在此，图像数据包括所有像素的像素信号的数据，所述像素信号是基于临时保存在浮动扩散部FD中的电荷而生成的。DSP电路141基于从摄像装置1输入的图像数据执行预定的信号处理(例如，降噪处理)(步骤S104)。DSP电路141将经过预定的信号处理后的图像数据保存于帧存储器142中，并且帧存储器142将图像数据记录到存储部144中(步骤S105)。因此，执行了摄像系统2中的摄像。

在本适用例中，根据前述实施方案和变形例A～W中任何一者的摄像装置1适用于摄像系统2。这使得可以让摄像装置1的尺寸小型化或可以提高摄像装置1的清晰度，从而提供了具有小型化尺寸或具有高清晰度的摄像系统2。

(应用例)

应用例1

根据本发明的实施方案的技术(本技术)可以应用于各种产品。例如，根据本发明的实施方案的技术可以被实现为安装在任何种类的移动体上的装置。移动体的非限制性示例包括汽车、电动汽车、混合动力汽车、摩托车、自行车、任何个人移动设备、飞机、无人驾驶飞行器(无人机)、船舶和机器人。

图38是示出车辆控制系统的示意性构造的示例的框图，该车辆控制系统是可以应用根据本发明的实施方案的技术的移动体控制系统的一个示例。

车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图38所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能构造，示出了微型计算机12051、声音/图像输出部12052和车载网络接口(I/F：interface)12053。

驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统相关的设备的操作。例如，驱动系统控制单元12010起到以下各种设备的控制装置的作用，这些设备例如是：诸如内燃机或驱动电机等用于产生车辆的驱动力的驱动力产生装置；用于将驱动力传递至车轮的驱动力传递机构；用于调整车辆的转向角的转向机构；以及用于产生车辆的制动力的制动装置等。

车身系统控制单元12020根据各种程序来控制搭载于车身上的各种设备的操作。例如，车身系统控制单元12020起到以下各种设备的控制装置的作用，这些设备例如是：无钥匙进入系统；智能钥匙系统；电动窗装置；或者诸如车头灯、车尾灯、刹车灯、转向灯或雾灯等各种灯。在这种情况下，从代替钥匙的便携式装置发送的无线电波或各种开关的信号可以被输入至车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并且控制车辆的门锁装置、电动窗装置和灯等。

车外信息检测单元12030检测关于搭载有车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与摄像部12031连接。车外信息检测单元12030让摄像部12031拍摄车辆外部的图像，并且接收所拍摄的图像。基于所接收到的图像，车外信息检测单元12030可以对诸如人、车辆、障碍物、标识或路面上的文字等执行物体检测处理或距离检测处理。

摄像部12031是这样的光学传感器：其能够接收光、并且输出与所接收的光的光量对应的电气信号。摄像部12031可以把电气信号作为图像而输出，或可以把电气信号作为距离测量信息而输出。此外，由摄像部12031接收的光可以是可见光，或可以是诸如红外线等非可见光。

车内信息检测单元12040检测关于车辆内部的信息。例如，车内信息检测单元12040与用于检测驾驶员的状态的驾驶员状态检测部12041连接。驾驶员状态检测部12041例如包括用于拍摄驾驶员的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算出驾驶员的疲劳程度或驾驶员的专注程度，或可以判断驾驶员是否正在打瞌睡。

基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆外部或内部的信息，微型计算机12051可以计算出驱动力产生装置、转向机构或制动装置的控制目标值，并向驱动系统控制单元12010输出控制命令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS：Advanced Driver Assistance System)的功能的协同控制，该高级驾驶员辅助系统的功能包括：车辆的碰撞规避或撞击减缓、基于车间距离的跟车行驶、车速维持行驶、车辆碰撞警告、或者车辆偏离车道警告等。

另外，基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆外部或内部的信息，微型计算机12051可以通过控制驱动力产生装置、转向机构或制动装置等，执行为了实现使车辆不依赖于驾驶员的操作而自主行驶的自动驾驶等目的的协同控制。

另外，基于由车外信息检测单元12030获得的关于车辆外部的信息，微型计算机12051可以向车身系统控制单元12020输出控制命令。例如，微型计算机12051可以根据由车外信息检测单元12030检测到的前车或对向车辆的位置，通过控制车头灯使其从远光灯切换为近光灯来执行旨在防眩的协同控制。

声音/图像输出部12052将声音和图像中的至少一者的输出信号传输到如下的输出装置：该输出装置能够在视觉上或听觉上将信息通知给车辆上的乘客或车辆的外部。在图38的示例中，作为输出装置，示出了音频扬声器12061、显示部12062和仪表面板12063。例如，显示部12062可以包括板载显示器和平视显示器中的至少一者。

图39是示出摄像部12031的设置位置的示例的图。

在图39中，摄像部12031包括摄像部12101、12102、12103、12104和12105。

摄像部12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、侧视镜、后保险杠和后备箱门处的各位置以及车厢内部挡风玻璃的上部处的位置。设置到前鼻处的摄像部12101和设置到车厢内部挡风玻璃的上部处的摄像部12105主要获得车辆12100的前方图像。设置到侧视镜处的摄像部12102和12103主要获得车辆12100的侧方图像。设置到后保险杠或后备箱门处的摄像部12104主要获得车辆12100的后方图像。设置到车厢内部挡风玻璃的上部处的摄像部12105主要用来检测前方车辆、行人、障碍物、信号灯、交通标志或车道等。

顺便提及，图39示出了摄像部12101至12104的摄像范围的示例。摄像范围12111表示设置到前鼻处的摄像部12101的摄像范围。摄像范围12112和12113分别表示设置到侧视镜处的摄像部12102和12103的摄像范围。摄像范围12114表示设置到后保险杠或后备箱门处的摄像部12104的摄像范围。例如，通过叠加由摄像部12101至12104拍摄的图像数据，获得车辆12100的从上方观看到的俯瞰图像。

摄像部12101至12104中的至少一者可以具有获得距离信息的功能。例如，摄像部12101至12104中的至少一者可以是由多个摄像元件构成的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。

例如，基于从摄像部12101至12104获得的距离信息，微型计算机12051可以求出与摄像范围12111至12114内的各个立体物相距的距离和该距离随时间的变化(相对于车辆12100的相对速度)，从而提取如下的立体物作为前车：特别地，该立体物是在车辆12100的行进路径上最近的立体物，并且是在与车辆12100大致相同的方向上以预定速度(例如，等于或大于0千米/小时)行驶的立体物。此外，微型计算机12051可以设定在前方要预先确保的与前车的车间距离，并且执行自动制动控制(包括跟车停止控制)或自动加速控制(包括跟车启动控制)等。因此，可以执行为了实现使车辆不依赖于驾驶员的操作就能自主行驶的自动驾驶等目的的协同控制。

例如，基于从摄像部12101至12104获得的距离信息，微型计算机12051可以将关于立体物的立体物数据分类为两轮车辆、普通车辆、大型车辆、行人、电线杆和其他立体物的立体物数据，提取分类后的立体物数据，并且利用所提取的立体物数据来自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为如下两类：一类是车辆12100的驾驶员能够在视觉上察觉到的障碍物，另一类是车辆12100的驾驶员难以在视觉上察觉到的障碍物。然后，微型计算机12051判断用于表示与各个障碍物发生碰撞的危险度的碰撞风险。在碰撞风险等于或高于设定值并且因此存在碰撞可能性的情况下，微型计算机12051可以经由音频扬声器12061或显示部12062向驾驶员输出警告，并且可以通过驱动系统控制单元12010执行强制减速或者避让转向。由此，微型计算机12051可以起到用于避免碰撞的驾驶辅助作用。

摄像部12101至12104中的至少一者可以是检测红外线的红外摄像机。例如，微型计算机12051可以通过判定摄像部12101至12104的所拍摄图像中是否存在行人来识别行人。例如，对行人的这种识别是通过如下过程来执行的：在作为红外摄像机的摄像部12101至12104的所拍摄图像中提取特征点的过程；以及通过对表示物体轮廓的一系列特征点执行图案匹配处理来判定是否为行人的过程。当微型计算机12051判定摄像部12101至12104的所拍摄图像中存在行人并且因此识别出行人时，声音/图像输出部12052就控制显示部12062，使其在所识别出的行人上以叠加的方式显示出用于强调的方形轮廓线。声音/图像输出部12052还可以控制显示部12062，使其在所期望的位置处显示出用于表示行人的图标等。

在上文中，已经给出了可应用根据本发明的实施方案的技术的移动体控制系统的示例的说明。例如，根据本发明的实施方案的技术可以应用于上面说明的构造中的摄像部12031。具体地，根据前述实施方案及其变形例的摄像装置1可以应用于摄像部12031。通过将根据本发明的实施方案的技术应用于摄像部12031，可以获得噪声更少且高清晰度的所拍摄图像。因此，可以在移动体控制系统中利用所拍摄图像来执行高精度控制。

应用例2

图40是示出可以应用根据本发明的实施方案的技术(本技术)的内窥镜手术系统的示意性构造的示例的图。

在图40中，示出了其中手术者(医生)11131正在使用内窥镜手术系统11000对病床11133上的患者11132进行手术的状态。如图所示，内窥镜手术系统11000包括内窥镜11100、诸如气腹管11111和能量装置11112等其他手术工具11110、用于支撑内窥镜11100的支撑臂装置11120、以及搭载有用于内窥镜手术的各种装置的推车11200。

内窥镜11100包括镜筒11101和摄像头11102，该镜筒的从其远端起的预定长度的区域插入患者11132的体腔内，该摄像头连接到镜筒11101近端。在示出的示例中，示出了包括具有硬性镜筒11101的刚性内窥镜的内窥镜11100。然而，内窥镜11100也可以包括具有柔性镜筒的柔性内窥镜。

镜筒11101在其远端具有开口，在该开口中装配有物镜。光源装置11203连接到内窥镜11100，以便将由光源装置11203生成的光通过在镜筒11101内部延伸的光导件引入至镜筒的远端，并通过物镜将其照射到患者11132体腔内的观察对象上。注意，内窥镜11100可以是直视内窥镜，或者可以是斜视内窥镜或侧视内窥镜。

在摄像头11102的内部设置有光学系统和摄像元件，以便通过光学系统将来自观察对象的反射光(观察光)聚集在摄像元件上。通过摄像元件将观察光进行光电转换以生成与观察光相对应的电气信号，即，与观察图像相对应的图像信号。该图像信号作为原始(RAW)数据而被传输到相机控制单元(CCU：Camera Control Unit)11201。

CCU 11201包括中央处理器(CPU：central processing unit)、图形处理器(GPU：graphics processing unit)等，并且综合地控制内窥镜11100和显示装置11202的操作。此外，例如，CCU 11201接收来自摄像头11102的图像信号，并对图像信号执行如显像处理(去马赛克处理)等各种图像处理以便显示基于图像信号的图像。

在CCU 11201的控制下，显示装置11202显示出基于已经由CCU 11201进行了图像处理后的图像信号的图像。

例如，光源装置11203包括诸如发光二极管(LED)等光源，并将当对手术区域等进行摄像时的照射光提供给内窥镜11100。

输入装置11204是内窥镜手术系统11000的输入接口。使用者可以通过输入装置11204向内窥镜手术系统11000输入各种信息或指令。例如，使用者可以输入会更改内窥镜11100的摄像条件(照射光的种类、倍率、焦距等)的指令等。

处置工具控制装置11205控制能量装置11112的驱动以烧灼组织、或切开组织、或封止血管等。气腹装置11206通过气腹管11111将气体供给到患者11132的体腔内以使该体腔膨胀，从而确保内窥镜11100的视野并确保手术者的作业空间。记录仪11207是能够记录与手术相关的各种信息的装置。打印机11208是能够以诸如文本、图像或图形等各种形式打印与手术相关的各种信息的装置。

注意，用于将当对手术区域进行摄像时的照射光提供到内窥镜11100的光源装置11203可以由白光光源构成，例如，白光光源由LED、激光光源或它们的组合构成。在白光光源由红色、绿色和蓝色(RGB)激光光源的组合构成的情况下，由于能够高精度地控制各种颜色(各个波长)的输出强度和输出时序，所以通过光源装置11203能够执行所拍摄图像的白平衡调整。此外，在这种情况下，如果来自RGB激光光源各者的激光束以时分的方式照射在观察对象上，并且与照射时序同步地控制摄像头11102的摄像元件的驱动，则也可以以时分的方式拍摄与R、G和B各者相对应的图像。根据该方法，即使没有为摄像元件设置彩色滤光片，也可以获得彩色图像。

此外，可以按每隔预定的时间变更要输出的光的强度来控制光源装置11203的驱动。通过与光的强度的变更时序同步地控制摄像头11102的摄像元件的驱动来以时分的方式获取图像，并且合成图像，可以创建高动态范围的图像，这样的高动态范围的图像不会存在曝光不足的暗影和曝光过度的高光。

此外，光源装置11203可以被构造为提供与特殊光观察对应的预定波长带域的光。例如，在特殊光观察中，通过利用身体组织中的光吸收的波长依赖性，照射与普通观察时的照射光(即，白色光)相比具有窄带域的光，对诸如黏膜表层部分的血管等预定组织以高对比度执行所谓的窄带域光观察(窄带域摄像)。可选择地，在特殊光观察中，可以执行用于从通过照射激发光而生成的荧光获得图像的荧光观察。在荧光观察中，例如，可以通过将激发光照射在身体组织上来执行该身体组织的荧光观察(自发荧光观察)，或可以通过将诸如吲哚菁绿(indocyanine green:ICG)等试剂局部注射到身体组织内并将与该试剂的荧光波长相对应的激发光照射在该身体组织上来获得荧光图像。光源装置11203可以被构造为能够提供这种适用于如上所述的特殊光观察的窄带域光和/或激发光。

图41是示出图40所示的摄像头11102和CCU 11201的功能构造的示例的框图。

摄像头11102包括透镜单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。CCU 11201包括通信单元11411、图像处理单元11412和控制单元11413。摄像头11102和CCU 11201通过传输线缆11400连接以便相互通信。

透镜单元11401是设置在与镜筒11101的连接部位处的光学系统。从镜筒11101的远端摄入的观察光被引导到摄像头11102并且被引入透镜单元11401中。透镜单元11401包括具有变焦透镜和聚焦透镜的多个透镜的组合。

摄像单元11402所包含的摄像元件的数量可以是一个(单板型)或多个(多板型)。例如，在摄像单元11402被构造为多板型的情况下，通过各个摄像元件生成与R、G和B各者相对应的图像信号，并且可以合成这些图像信号以获得彩色图像。摄像单元11402也可以构造为具有用于获取与三维(3D)显示相对应的右眼图像信号和左眼图像信号的一对摄像元件。如果执行3D显示，则手术者11131可以更精确地掌握手术区域中的活体组织的深度。注意，在摄像单元11402被构造为多板型的情况下，对应于各个摄像元件设置有多个透镜单元11401的系统。

此外，摄像单元11402并非必须设置在摄像头11102上。例如，摄像单元11402可以设置在镜筒11101内部且紧跟在物镜之后。

驱动单元11403包括致动器，并且在摄像头控制单元11405的控制下，致使透镜单元11401的变焦透镜和聚焦透镜沿着光轴移动预定的距离。因此，可以适当地调整摄像单元11402的所拍摄图像的倍率和焦点。

通信单元11404包括用于向CCU 11201发送各种信息和从CCU 11201接收各种信息的通信装置。通信单元11404将从摄像单元11402获取的图像信号作为RAW数据经由传输线缆11400发送给CCU 11201。

另外，通信单元11404从CCU 11201接收用于对摄像头11102的驱动进行控制的控制信号，并将控制信号提供给摄像头控制单元11405。控制信号包括如下的与摄像条件相关的信息：例如，用于规定所拍摄图像的帧速率的信息、用于规定在摄像时的曝光值的信息、和/或用于规定所拍摄图像的倍率和焦点的信息等。

注意，上述的例如帧速率、曝光值、倍率或焦点等摄像条件可以由使用者适当指定，或可以基于所获取的图像信号由CCU 11201的控制单元11413自动设定。在后一种情况下，在内窥镜11100中配备有自动曝光(AE：auto exposure)功能、自动聚焦(AF：autofocus)功能和自动白平衡(AWB：auto white balance)功能。

摄像头控制单元11405基于经由通信单元11404接收到的来自CCU 11201的控制信号，来控制摄像头11102的驱动。

通信单元11411包括用于向摄像头11102发送各种信息和从摄像头11102接收各种信息的通信装置。通信单元11411接收从摄像头11102经由传输线缆11400传输过来的图像信号。

此外，通信单元11411将用于对摄像头11102的驱动进行控制的控制信号发送给摄像头11102。图像信号和控制信号可以通过电气通信、或光学通信等予以传送。

图像处理单元11412对从摄像头11102传送过来的RAW数据形式的图像信号执行各种图像处理。

控制单元11413执行与通过内窥镜11100对手术区域等进行的摄像和通过对手术区域等进行的摄像而获得的所拍摄图像的显示相关的各种控制。例如，控制单元11413生成用于对摄像头11102的驱动进行控制的控制信号。

此外，控制单元11413基于已经由图像处理单元11412进行图像处理后的图像信号，来控制显示装置11202使其显示出反映了手术区域等的所拍摄图像。此时，控制单元11413可以使用各种图像识别技术来识别所拍摄图像中的各种物体。例如，控制单元11413可以通过检测所拍摄图像中所包含的物体的边缘的形状、颜色等，来识别例如手术钳等手术工具、特定的活体部位、出血、当使用能量装置11112时的薄雾等。控制单元11413在控制显示装置11202使其显示出所拍摄图像时，可以利用所识别的结果，把各种手术支持信息以重叠的方式显示于手术区域的图像上。在手术支持信息以重叠的方式显示出来并呈现给手术者11131的情况下，可以减轻手术者11131的负担并且手术者11131能够可靠地进行手术。

将摄像头11102和CCU 11201相互连接的传输线缆11400是适用于电气信号通信的电气信号线缆、适用于光学通信的光纤、或者适用于电气通信和光学通信的复合线缆。

这里，尽管在所示出的示例中，使用传输线缆11400通过有线通信进行通信，但是摄像头11102和CCU 11201之间的通信可以通过无线通信予以进行。

在上文中，已经给出了可以应用根据本发明的实施方案的技术的内窥镜手术系统的一个示例的说明。根据本发明的实施方案的技术可以优选地应用于上述构造中的设置在内窥镜11100的摄像头11102中的摄像单元11402。将根据本发明的实施方案的技术应用于摄像单元11402，就可以减小摄像单元11402的尺寸或提高摄像单元11402的清晰度。因此，可以提供具有小型化尺寸或具有高清晰度的内窥镜11100。

尽管已经参照实施方案、变形例A～W、适用例和应用例进行了说明，但是本发明不限于此，并且可以以各种方式进行修改。

在前述实施方案中，已经说明了其中把包含放大晶体管的模拟晶体管布置在第二基板中的构造；然而，本发明不限于此，代替该构造的是，可以适用其中把除了放大晶体管以外的模拟晶体管布置在第二基板中的构造。

注意，本说明书中所记载的效果是说明性的而非限制性的。本发明可以具有除了本说明书中所说明的那些效果以外的效果。

注意，本技术可以具有下列构造。在具有下列构造的本技术中，传感器像素布置在第一基板中，并且模拟晶体管布置在第二基板中，这使得可以在不减小光电二极管的专用面积的情况下增大模拟晶体管的专用面积并且可以减小噪声。

(1)一种摄像装置，其设置有层叠结构，所述层叠结构包括：

第一基板，其包括进行光电转换并输出信号电荷的传感器像素；

第二基板，其包括包含于读出电路中的第一信号处理电路，所述第一信号处理电路包括第一模拟晶体管，所述读出电路输出基于所述信号电荷的像素信号；和

第三基板，其包括对所述像素信号进行处理的逻辑电路，

其中，所述第一基板、所述第二基板和所述第三基板依次层叠着。

(2)根据(1)所述的摄像装置，其中，

所述第一基板还包括累积所述信号电荷的浮动扩散部，并且

所述第一模拟晶体管包括放大晶体管，所述放大晶体管的栅极电极与所述浮动扩散部连接。

(3)根据(1)至(2)中的至少一者所述的摄像装置，其中，

所述传感器像素包括多个传感器像素，并且

所述读出电路包括针对所述多个传感器像素中的各者而分别设置的一个模数转换电路。

(4)根据(1)至(3)中的至少一者所述的摄像装置，其中，

所述读出电路包括含有比较电路的模数转换电路，并且

所述第一模拟晶体管包含于所述比较电路中。

(5)根据(1)或(4)所述的摄像装置，其中，

所述传感器像素包括多个传感器像素，

所述多个传感器像素以行和列设置着，并且

所述读出电路包括：针对所述多个传感器像素的各列而分别设置的一个模数转换电路。

(6)根据(1)至(5)中的至少一者所述的摄像装置，其中，

所述读出电路包括垂直信号线，并且

所述第一模拟晶体管包括与所述垂直信号线连接的负载晶体管。

(7)根据(1)至(6)中的至少一者所述的摄像装置，其中，

所述读出电路包括采样保持电路，

所述第一模拟晶体管包括：包含于所述采样保持电路中的输入晶体管。

(8)根据(1)至(7)中的至少一者所述的摄像装置，其中，

所述第一模拟晶体管包括：

沟道形成区域，其设置在所述第二基板的半导体区域中，

栅极绝缘膜，其设置在所述沟道形成区域上，

栅极电极，其设置在所述栅极绝缘膜上，

源极区域，其设置在所述第二基板的所述半导体区域中且位于与所述沟道形成区域相邻的位置处，

漏极区域，其设置在所述第二基板的所述半导体区域中且位于在所述沟道形成区域的与所述源极区域相反的一侧与所述沟道形成区域相邻的位置处，

第一金属硅化物层，其设置得覆盖所述栅极电极的前表面，

第二金属硅化物层，其设置得覆盖所述源极区域的前表面，以及

第三金属硅化物层，其设置得覆盖所述漏极区域的前表面。

(9)根据(1)至(8)中的至少一者所述的摄像装置，其中，

所述第三基板包括第二信号处理电路，所述第二信号处理电路与所述第一信号处理电路一起包含于所述读出电路中，并且所述第二信号处理电路包括第二模拟晶体管。

(10)根据(1)至(9)中的至少一者所述的摄像装置，其中，所述第一模拟晶体管包括NMOS晶体管。

(11)根据(1)至(9)中的至少一者所述的摄像装置，其中，所述第一模拟晶体管包括NMOS晶体管和PMOS晶体管。

(12)根据(1)至(11)中的至少一者所述的摄像装置，其中，所述传感器像素各者都包括光电二极管和传输晶体管。

(13)根据(1)至(12)中的至少一者所述的摄像装置，其中，所述读出电路包括放大晶体管、复位晶体管和选择晶体管中的至少一者。

(14)根据(1)至(13)中的至少一者所述的摄像装置，其中，所述读出电路包括模数转换电路的一部分。

(15)根据(1)至(14)中的至少一者所述的摄像装置，其中，所述逻辑电路包括模数转换电路的一部分。

(16)根据(1)至(15)中的至少一者所述的摄像装置，其中，

所述传感器像素包括多个传感器像素，并且

所述第一基板包含所述多个传感器像素，且包含将所述多个传感器像素分离的元件分离部。

(17)根据(1)至(16)中的至少一者所述的摄像装置，其中，

所述传感器像素包括多个传感器像素，

所述第一基板包含所述多个传感器像素，并且

所述读出电路与所述多个传感器像素电气连接。

(18)根据(1)至(17)中的至少一者所述的摄像装置，其中，

所述传感器像素包括多个传感器像素，并且

所述第一基板包括针对所述多个传感器像素中的各者而分别设置的一个浮动扩散部。

(19)根据(1)至(17)中的至少一者所述的摄像装置，其中，

所述传感器像素包括多个传感器像素，并且

所述第一基板包含所述多个传感器像素，且包含针对所述多个传感器像素而设置的一个浮动扩散部。

(20)一种电子设备，包括：

光学系统；

摄像装置；和

信号处理电路，

所述摄像装置设置有层叠结构，所述层叠结构包括依次层叠着的第一基板、第二基板和第三基板，

所述第一基板包括进行光电转换并输出信号电荷的传感器像素，

所述第二基板包括包含于读出电路中的第一信号处理电路，所述第一信号处理电路包括第一模拟晶体管，所述读出电路输出基于所述信号电荷的像素信号，并且

所述第三基板包括对所述像素信号进行处理的逻辑电路。

(21)一种摄像装置，包括：

第一基板，其包含将光转换成电荷的至少一个传感器部；

第二基板，其包含读出电路的第一部分，所述读出电路的第一部分包括至少一个第一晶体管，所述读出电路输出基于所述电荷的像素信号；和

第三基板，其包含对所述像素信号进行处理的逻辑电路，

其中，所述第一基板、所述第二基板和所述第三基板按此顺序层叠着。

(22)根据(21)所述的摄像装置，其中，

所述第一基板还包括累积所述电荷的浮动扩散部，并且

所述至少一个第一晶体管包括放大晶体管，所述放大晶体管的栅极电极与所述浮动扩散部连接。

(23)根据(21)至(22)中的至少一者所述的摄像装置，其中，

所述至少一个传感器部包括多个传感器部，并且

所述读出电路包括针对所述多个传感器部中的各者而分别设置的模数转换电路。

(24)根据(21)至(23)中的至少一者所述的摄像装置，其中，

所述读出电路包括模数转换电路的第一部分，所述模数转换电路的第一部分含有比较电路，并且

所述至少一个第一晶体管包含于所述比较电路中。

(25)根据(21)至(24)中的至少一者所述的摄像装置，其中，

所述至少一个传感器部包括多个传感器部，

所述多个传感器部以行和列设置着，并且

所述读出电路包括针对所述多个传感器部的各列而分别设置的模数转换电路。

(26)根据(21)至(25)中的至少一者所述的摄像装置，其中，

所述读出电路包括垂直信号线，并且

所述至少一个第一晶体管包括与所述垂直信号线连接的负载晶体管。

(27)根据(21)至(26)中的至少一者所述的摄像装置，其中，

所述读出电路包括采样保持电路，

所述至少一个第一晶体管包括：包含于所述采样保持电路中的输入晶体管。

(28)根据(21)至(27)中的至少一者所述的摄像装置，其中，

所述至少一个第一晶体管包括：

沟道区域，其设置在所述第二基板的半导体区域中，

栅极绝缘膜，其设置在所述沟道区域上，

栅极电极，其设置在所述栅极绝缘膜上，

源极区域，其设置在所述第二基板的所述半导体区域中且位于与所述沟道区域相邻的位置处，

漏极区域，其设置在所述第二基板的所述半导体区域中且位于在所述沟道区域的与所述源极区域相反的一侧与所述沟道区域相邻的位置处，

第一金属层，其设置得覆盖所述栅极电极的前表面，

第二金属层，其设置得覆盖所述源极区域的前表面，以及

第三金属层，其设置得覆盖所述漏极区域的前表面。

(29)根据(21)至(28)中的至少一者所述的摄像装置，其中，

所述第三基板包含所述读出电路的第二部分，所述读出电路的第二部分与所述读出电路的第一部分连接，且所述读出电路的第二部分包括第二晶体管。

(30)根据(21)至(29)中的至少一者所述的摄像装置，其中，

所述至少一个第一晶体管包括NMOS晶体管和/或PMOS晶体管，并且

所述至少一个第一晶体管接收和输出基于所述电荷的模拟信号，且所述第二晶体管接收和输出基于所述模拟信号的数字信号。

(31)根据(21)至(30)中的至少一者所述的摄像装置，其中，所述至少一个传感器部包括：共用所述至少一个第一晶体管的多个传感器部。

(32)根据(21)至(31)中的至少一者所述的摄像装置，其中，所述至少一个传感器部包括光电二极管和传输晶体管。

(33)根据(21)至(32)中的至少一者所述的摄像装置，其中，所述读出电路包括放大晶体管、复位晶体管和选择晶体管中的至少一者。

(34)根据(21)至(33)中的至少一者所述的摄像装置，其中，

所述读出电路的第一部分包括模数转换电路的第一部分，且所述逻辑电路包括所述模数转换电路的第二部分，并且

所述模数转换电路的第一部分接收基于所述电荷的模拟信号，且所述模数转换电路的第二部分输出基于所述模拟信号的数字信号。

(35)根据(21)至(34)中的至少一者所述的摄像装置，其中，所述至少一个传感器部包括多个传感器部，所述多个传感器部共用所述模数转换电路的第一部分和所述模数转换电路的第二部分。

(36)根据(21)至(35)中的至少一者所述的摄像装置，其中，

所述至少一个传感器部包括多个传感器部，并且

所述第一基板包含所述多个传感器部，且包含将所述多个传感器部分离的隔离区域。

(37)根据(21)至(36)中的至少一者所述的摄像装置，其中，

所述至少一个传感器部包括多个传感器部，

所述第一基板包含所述多个传感器部，并且

所述读出电路与所述多个传感器部电气连接。

(38)根据(21)至(37)中的至少一者所述的摄像装置，其中，

所述至少一个传感器部包括多个传感器部，并且

所述第一基板包含：针对所述多个传感器部中的各者而分别设置的浮动扩散部。

(39)根据(21)至(38)中的至少一者所述的摄像装置，其中，

所述至少一个传感器部包括多个传感器部，并且

所述第一基板包含所述多个传感器部，且包含由所述多个传感器部共用的浮动扩散部。

(40)一种电子设备，包括：

光学系统；

摄像装置；和

信号处理电路，

所述摄像装置包括：

第一基板，其包含将光转换成电荷的至少一个传感器部；

第二基板，其包含读出电路的第一部分，所述读出电路的第一部分包括至少一个第一晶体管，所述读出电路输出基于所述电荷的像素信号；和

第三基板，其包含对所述像素信号进行处理的逻辑电路，

其中，所述第一基板、所述第二基板和所述第三基板按此顺序层叠着。

本领域技术人员应当理解，根据设计要求和其他因素，可以进行各种变形、组合、子组合和改变，只要它们在随附权利要求或其等同物的范围内即可。

[附图标记列表]

1：摄像装置

10：第一基板

11：半导体基板

12：传感器像素

13：像素区域

20：第二基板

21：半导体基板

22：读出电路

22A：第一信号处理电路

22B：第二信号处理电路

23：像素驱动线

24：垂直信号线

24A：信号读出线

30：第三基板

31：半导体基板

32：逻辑电路

33：垂直驱动电路

34：信号处理电路

35：水平驱动电路

36：系统控制电路

PD：光电二极管

TX：传输晶体管

FD：浮动扩散部

AMP：放大晶体管

REF：参照信号输入晶体管

Vb：电流源晶体管

PTR1、PTR2：晶体管

RST：复位晶体管

SEL：选择晶体管