具体实施方式

本公开针对被配置为保护数字输入和输出(I/O)端子免受外部施加到数字I/O端子的过电压的影响的电路。该电路利用传递器件保护数字I/O端子，传递器件保护针对数字I/O端子的输出驱动器免受施加到数字I/O端子的可能的过电压的影响。电路可以类似于自举开关而被布置，但是与保护电路的其它示例不同，输出驱动器可以控制传递器件的操作，而不是控制附加的电路装置(诸如，电荷泵)的操作。

在一些示例中，传递器件可以包括N沟道金属氧化物半导体(NMOS)晶体管。电路可以包括耦合到NMOS晶体管的栅极的电容器和二极管。从输出驱动器到输出端子的数字零对电容器充电。当输出驱动器向输出端子发送数字一时，耦合在NMOS晶体管的源极与栅极之间的经充电的电容器被配置为向NMOS晶体管提供足够的栅极-源极电压，以将数字一从驱动器传递到数字I/O端子。

在一些示例中，诸如当数字I/O端子在延长的时间段内输出数字一时，电路中的部件可能遭受泄漏。泄漏源的一些示例可以包括针对NMOS晶体管的栅极泄漏、电容器两端的泄漏等等。为了抵消这些或其它类型的泄漏，电路还可以包括刷新电路装置，刷新电路装置维持电容器两端的栅极源极电压，以确保传递器件在输出数字一时保持导通状态。

图1是示出根据本公开的一种或多种技术的具有输出驱动器保护电路装置的数字I/O端子的框图。电路100可以以许多不同类型的电路来实现，其中数字输出端子向系统中的一个或多个其它部件提供数字输出信号。

在图1的示例中，电路100包括驱动器电路102，驱动器电路102通过传递器件112被电气地耦合到数字输出端子106。自举电路装置110包括电容器C1 114和二极管D1 116，二极管D1 116将传递器件112的控制端子134连接到Vdd。电容器C1 114将驱动器电路102的输出元件132连接到控制端子134。在图1的示例中，驱动器电路102的输出元件132被电气地直接连接到传递器件112的输入端子。

刷新电路120从输入元件104接收信号，并且包括输出元件、刷新输出元件130，刷新输出元件130被耦合到传递器件112的控制端子134。刷新电路120还包括时钟输入元件122。

驱动器电路102可以包括数字输出驱动器，数字输出驱动器在输入元件104处接收数字信号并且在输出元件132处输出缓冲的数字信号。在一些示例中，到输入元件104的数字信号可以来自在与电路100相同的IC上的数字电路装置。驱动器电路102还可以连接到数字电源电压V_DDIO和参考电压Vss。在图1的示例中，V_DDIO大约为5V并且参考电压Vss大约为零伏。在输入元件104处接收的数字零可以导致驱动器电路102在输出元件132处输出数字零，即大约为零伏。类似地，输入元件104处的数字一可以导致驱动器电路102在输出元件132处输出数字一，即大约为V_DDIO。

自举电路装置110使用类似于自举开关电路的原理工作，自举开关电路是一种可用于驱动高侧开关上的栅极电压以使栅极电压高于电源轨的电路。然而，与典型的自举开关电路不同，在电路100的示例中，二极管D1 116的阳极连接到Vdd，而阴极连接到控制端子134和电容器C1 114的一个端子。

在操作中，当电路100在输入元件104处接收数字零时，驱动器电路102在输出元件132处输出数字零，使得电容器C1 114充电到大约Vdd。换句话说，驱动器电路102被配置为输出参考电压Vss到电容器C1 114的第一极板，使得耦合到D1 116的阴极的电容器C1 114的第二极板充电到大约电源电压(Vdd)的大小。C1 114两端的电压变为Vdd，减去D1 116两端的电压降，再减去输出元件132与参考电压Vss之间的任何进一步的电压降。在图1的示例中，Vss为零伏。在图1的示例中，Vdd大约为V_DDIO的大小的一半。在图1的示例中，V_DDIO大约为5V并且Vdd大约为2.5V。在另一个示例中，可以将Vdd和V_DDIO设置为不同的电压大小，诸如V_DDIO＝3.3V。在其它示例中，Vdd可以被设置为与V_DDIO的一半不同的大小。

当电路100在输入元件104处接收数字一时，驱动器电路102在输出元件132处输出数字一，在图1的示例中的数字一大约为V_DDIO减去V_DDIO与输出元件132之间的任何电压降。电容器C1 114可以保持电容器C1 114的第一极板与第二极板之间的电压，因此，传递器件112的输入端子与控制端子134之间的电压的大小保持为大约Vdd，以确保传递器件112允许来自驱动器电路102的数字一将从数字输出端子106输出。在传递器件112是NMOS晶体管的示例中，电容器C1 114可以提供足够的栅极-源极电压(Vgs)以保持NMOS晶体管导通。在绝缘栅双极型晶体管(IGBT)的示例中，电容器C1 114可以提供足够的栅极电压以确保IGBT保持导通。注意，术语“第一极板”和“第二极板”被用于简化如图1所示的自举电路装置110的解释。可以使用多层极板和电介质材料来构造实际的电容器。而且，在本公开中，第一极板可以被描述为连接到电容器C1 114的第一端子或第一元件。类似地，第二极板可以被描述为连接到电容器C1 114的第二端子或第二元件。

在一些示例中，二极管D1 116可以作为开关操作，因为当在控制端子134处的电压小于Vdd时，D1 116可以导通。当控制端子134处的电压大于Vdd时，D1 116将阻止电流从控制端子134流到Vdd。因此，当控制端子134处的电压大于Vdd时，则二极管D1 116可以被认为是断开的开关。

刷新电路120的刷新输出元件130连接到控制端子134。在操作中，当电路100在输入元件104处接收数字一时，使能输入元件136激活刷新电路120以在传递器件112的控制端子134处施加预先确定的电压幅度。刷新电路120被配置为基于在时钟输入元件122处接收的时钟信号，在传递器件的栅极处周期性地施加预先确定的大小的电压，以抵消自举电路装置110(诸如，电容器C1 114处)中的任何泄漏。当与其它技术相比时，电路100的电路布置可以提供减少电流消耗的优点。

图2是示出根据本公开的一种或多种技术的具有刷新电路的示例实现的数字I/O端子的示意图。电路200是以上关于图1描述的电路100的示例。

在图2的示例中，电路200包括驱动器电路202，驱动器电路202通过传递器件(诸如，晶体管M1 212)被电气地耦合到数字输出端子206。自举电路装置210还包括电容器C1214和二极管D1 216，二极管D1 216将晶体管M1 212的栅极234连接到Vdd。电容器C1 214将驱动器电路202的输出元件232连接到栅极234。在图2的示例中，驱动器电路102的输出元件232电气地连接到输入端子，即晶体管M1 212的源极。驱动器电路202、数字输出端子206、晶体管M1 212、自举电路装置210、C1 214、二极管D1 216、栅极234、Vss、Vdd、V_DDIO和刷新电路220分别是图1的驱动器电路102、数字输出端子106、传递器件112、自举电路装置110、C1114、二极管D1 116、控制端子134、Vdd、V_DDIO和刷新电路装置120的示例。驱动器电路202、数字输出端子206、晶体管M1 212、自举电路装置210、C1 214、二极管D1 216、栅极234、Vss、Vdd、V_DDIO和刷新电路装置220的特性和功能可以分别与图1的驱动器电路102、数字输出端子106、传递器件112、自举电路装置110、C1 114、二极管D1 116、控制端子134、Vdd、V_DDIO和刷新电路装置120的特性和功能相似或相同。

电路200的示例中的传递器件是高压NMOS晶体管M1 212，晶体管M1 212的漏极连接到数字输出端子206。对于N沟道MOSFET，由于低导通电阻(R_DS-ON)，当与其它类型的传递器件相比时，NMOS晶体管M1 212可以提供改进的效率。而且，对于相同的导通电阻，与P沟道MOSFET相比，N沟道MOSFET可以是更低成本，例如，与P沟道MOSFET相比，N沟道MOSFET可以在IC上需要更小的管芯占位面积。但是，将N沟道MOSFET完全导通需要足够高的V_GS，以最小化R_DS-ON并且避免可能降低效率的损耗(诸如，热量损耗)。

如以上关于图1描述的，自举电路装置210可以提供栅极-源极电压以确保当驱动器电路202在输出元件232处输出数字一(具有大约为V_DDIO的大小)时晶体管M1 212保持导通。

因此，当驱动器电路202输出数字零时，晶体管M1 212的V_GS等于Vdd–Vdiode1，其中Vdiode1是D1 216的二极管压降。如果输入元件204接收逻辑“1”，则驱动器电路装置202输出V_DDIO(例如5V)并且晶体管M1 212的栅极-源极电压V_GS将为：

其中Cg表示在晶体管M1 212的栅极234处看到的总寄生电容。C1 214的电容值(即，大小)应被选择为使得C1 214的电容足够高，以限制由NMOS晶体管M1 212的寄生电容引起的电压降，该电压降可能会受到任何寄生栅极电流和晶体管M1 212的栅极处的非理想(即，有限的)内部电阻的影响。

当电路200很长一段时间保持数字一时，电容器C1 214和自举电路装置220的其它部件可能允许电流泄漏。刷新电路装置220是刷新电路的一个示例实现，刷新电路被配置为在传递器件晶体管M1 212的控制端子处施加预先确定的电压幅度，以抵消任何泄漏。预先确定的电压幅度可以在栅极234处提供足够的栅极-源极电压，以确保在驱动器电路202输出数字一时，晶体管M1 212保持完全导通。刷新电路220包括与门224、辅助驱动器电路226、电容器C2 228、二极管D2 236和D3 238。使能输入236连接到与门224的一个输入元件并且时钟输入元件222连接到与门224的第二输入元件。与门224的输出连接到辅助驱动器电路226的输入。电容器C2 228将辅助驱动器226的输出连接到二极管D2 236的阴极和二极管D3238的阳极。二极管D3 238的阴极是连接到栅极234的刷新输出230。刷新输出230是以上关于图1描述的刷新输出130的示例。

类似于以上关于图1描述的驱动器电路202和驱动器电路102，辅助电路226连接到电源V_DDIO和参考电压Vss。因此，当辅助电路226从与门224接收数字零时，辅助电路226将输出数字零，即大约为零伏。类似地，当辅助电路226从与门224接收数字一时，辅助电路226将输出数字一，即大约为V_DDIO。

在操作中，由电路200在输入元件204处接收的数字一将使得在时钟输入元件222处接收的时钟信号能够通过与门224传递到辅助驱动器226。当时钟信号为逻辑低时，即数字零，电容器C2 228充电到大约Vdd。类似于以上关于图1描述的电容器C1 114的充电，辅助驱动器电路226被配置为将参考电压Vss连接到电容器C2 228的第一极板，这使得耦合到D2236的阴极的电容器的第二极板充电到大约电源电压(Vdd)的大小。C2 228两端的电压将为Vdd，减去D2 236两端的电压降，再减去辅助驱动器电路226与参考电压Vss之间的任何进一步的电压降。

当时钟信号是逻辑一时，刷新输出230将经由具有大约Vdd+V_DDIO-Vdiode3的大小的二极管D3 238将电压耦合到栅极234。施加到栅极234的电压的大小可以是上面参考图1描述的施加到控制端子134的电压的预先确定的大小的示例。

因为电路200的布置中的辅助驱动器电路装置226不需要驱动大电流，所以辅助驱动器电路装置226可以比主驱动器(即，驱动器电路装置202)小得多。因此，当与其它技术相比时，电路200的示例可以在降低成本、减少IC占位面积和减少电流消耗方面提供优势。而且，当与其它技术相比时，施加到时钟输入元件222的时钟信号的频率可以是相当低的频率。当与其它技术相比时，较低频率的时钟信号还可以降低成本，减少干扰并减少电流消耗。针对到时钟输入元件222的时钟输入的选择的频率可以取决于用于电路200的部件的布置和选择、容量、NMOS的大小、或用作传递器件的其它开关、以及用于实现电路200的技术类型。

图3是描绘以上关于图1和图2描述的刷新电路120和刷新电路220的示例操作的时序图。在图3中，在输入元件304处接收的信号是数字一(342)时，时钟信号322被禁用，如具有Vdd的大小的刷新输出330所示。如以上关于图2所描述的，当输入元件304处的信号转变为数字一(342)时，时钟信号322可以通过与门224被施加到辅助驱动器电路装置226。

刷新输出330将具有大约Vdd+V_DDIO的大小的电压施加到传递器件的控制端子，例如图2中描绘的晶体管M1 212的栅极234。如以上关于图2所述，施加到控制端子的电压可以通过二极管D3 238两端的电压降(诸如，电压降)降低。

基于在控制端子处可能存在的泄漏量，控制端子处的电压可以稍微衰减(344)。当时钟信号322是数字一时，刷新输出330周期性地将大约Vdd+V_DDIO的预先确定的大小的电压施加到传递器件的控制端子。施加预先确定的大小的电压可以维持电容器两端的栅极源极电压，以确保当电路在数字输出端子(诸如，以上关于图1描述的数字输出端子106)处输出数字一时，传递器件保持导通。当在输入元件304处接收的信号是数字零(346)时，刷新电路被禁用并且刷新输出330返回到Vdd的大小。

图4A是示出根据本公开的一种或多种技术的具有过电压监测的示例数字I/O保护电路的示意图。电路400A是以上关于图1和图2描述的电路100和电路200的另一个示例。图4A中描绘的项目，诸如驱动器电路装置402、辅助驱动器电路装置426、与门424、输入元件404、时钟输入端子422、Vdd、V_DDIO 446、参考电压Vss和数字输出端子406可以分别地具有如以上关于图1和图2描述的驱动器电路装置102、辅助驱动器电路装置226、与门224、输入元件104、时钟输入端子122、Vdd、V_DDIO、参考电压Vss和数字输出端子106相同或相似的特性。

与电路100类似，电路400A包括传递器件晶体管Mpass 412以保护驱动器电路装置402免受数字输出端子406以及自举电路处的过电压事件的影响，以确保当电路400A在输入元件404处接收数字一时，Mpass 412保持导通。在电路400A的示例中，传递器件Mpass 412是NMOS晶体管，NMOS晶体管的源极连接到驱动器电路装置402的输出并且NMOS晶体管的漏极连接到数字输出端子406。

电路400A的自举电路装置包括电容器C1 414，电容器C1 414被连接在Mpass 412的源极与Mpass 412的栅极和NMOS晶体管MN0 416之间，NMOS晶体管MN0 416是将传递器件Mpass 412连接到电源Vdd的开关。晶体管MN0 416执行类似于以上关于图1描述的二极管D1116的功能。MN0 416的漏极连接到Mpass 412的栅极，并且MN0 416的栅极由来自比较电路装置450A的使能信号EN 452控制。

自举电路装置还包括下拉晶体管MP0 460和MN1 470，下拉晶体管MP0 460和MN1470由来自比较电路装置450A的下拉信号PD 454控制。晶体管MP0 460可以包括PMOS晶体管，PMOS晶体管的源极连接到电源电压Vdd并且漏极连接到MN0 416的源极。MN1 470是NMOS晶体管，NMOS晶体管的漏极连接到Mpass 412的栅极并且源极连接到参考电压Vss。在操作中，当MP0 460经由PD 454从比较电路装置450A接收下拉信号时(即，逻辑高)，MP0 460可以关断并且使Vdd与MN0 416和Mpass 412的栅极隔离。当MN1 470经由PD 454接收下拉信号时，MN1 470可以导通，MN1 470将Mpass 412的栅极连接到Vss，并且确保Mpass 12关断以将驱动器电路装置402与数字输出端子406隔离。

电路400A的刷新电路装置可以类似于以上关于图2描述的刷新电路220。电路400A的刷新电路装置包括时钟输入元件422，时钟输入元件422连接到与门424的两个输入端子中的一个输入端子。输入元件404连接到与门424的第二输入端子。与门424的输出连接到辅助驱动器电路426的输入。电容器C2 428的第一端子连接辅助驱动器电路426的输出。电容器C2 428的第二端子连接到晶体管MN2 436的漏极并且连接到晶体管MN4 438的源极和栅极。晶体管MN2 436由来自比较电路装置450A的使能信号EN 452控制，并且执行与以上关于图2描述的二极管D2 236的功能类似的功能。晶体管MN4 438是二极管连接的晶体管，并且执行与以上关于图2描述的二极管D3238的功能类似的功能。晶体管MN4 238的漏极连接到Mpass 412的栅极以及比较电路装置450A。

刷新电路装置还包括下拉晶体管MP1 464和MN3 472，下拉晶体管MP1 464和MN3472由来自比较电路装置450A的下拉信号PD 454控制，下拉晶体管MP1 464和MN3 472的功能类似于上述下拉晶体管MP0 460和MN1 470的功能。晶体管MP1 464是PMOS晶体管，PMOS晶体管的源极连接到电源电压Vdd并且PMOS晶体管的漏极连接到MN2 466的源极。MN3 472是NMOS晶体管，NMOS晶体管的漏极连接到MN2 466的漏极并且NMOS晶体管的源极连接到参考电压Vss。在操作中，当MP1 464经由PD 454接收来自比较电路装置450A的下拉信号时，MP1464可以关断并且将Vdd与MN2 466隔离。当MN3 472经由PD 454接收下拉信号时，MN3 472可以导通，MN3 472将电容器C2 428的第二端子连接到Vss，从而防止刷新输出信号经由连接到晶体管MN4 438的二极管导通Mpass 412。

类似于以上关于图1和图2描述的电路100和电路200，在操作中，当电路400A在输入元件404处接收数字零时，驱动器电路402输出数字零，使得电容器C1 414充电至大约Vdd。换句话说，驱动器电路402被配置为将参考电压Vss输出到电容器C1 414的第一端子，这使得电容器的第二极板经由MN0 416和MP0 460耦合到电源电压Vdd，以充电到大约电源电压(Vdd)的大小。

在电路400A的示例中，比较电路装置450A被配置为当在数字输出端子406处的电压的大小小于在Mpass 412的栅极处的电压的大小时，经由EN 452输出使能信号(即，逻辑高)，以导通晶体管MN0416。比较电路450A被配置为当比较电路450A确定在数字输出端子406处没有过电压时，经由下拉PD 454输出逻辑低。使能信号EN 452和下拉信号PD 454可以被配置为彼此互补。即，当EN 452为高时，PD 454为低，反之亦然。

比较电路450A可以通过硬件、固件或软件(诸如，专用集成电路(ASIC)、微控制器或任何其它类型的处理电路)的任意组合来实现。在一些示例中，比较电路450A可以包括一个或多个处理器、一个或多个模数转换器(ADC)和类似电路。如果以软件实现，则功能可以被存储在有形的计算机可读存储介质上并且由处理器或基于硬件的处理单元执行。指令可以由一个或多个处理器(诸如一个或多个DSP、通用微处理器、ASIC、FPGA或其它等效的集成逻辑电路或离散逻辑电路)执行。因此，本文所使用的术语“处理器”例如可以指任何前述结构或适合于实现本文描述的技术的任何其它结构。同样，该技术可以在一个或多个电路或逻辑元件中完全实现。

当电路400A在输入元件404处接收数字一时，驱动器电路402输出数字一，数字一在图4A的示例中大约为V_DDIO。电容器C1 414可以保持电容器C1 414的第一极板与第二极板之间的电压，因此，传递器件Mpass 412的源极与栅极V_GS之间的电压的大小保持为大约Vdd。具有Vdd大小的V_GS可以确保Mpass 412保持导通状态，并且允许来自驱动器电路402的数字一从数字输出端子406输出。

如以上关于图1和图2所描述的，电路400A的刷新电路装置被配置为周期性地向控制端子(即，Mpass 412的栅极)施加预先确定的电压以抵消自举电路装置中(诸如，在电容器C1 414处)的任何泄漏。输入元件404处的数字一使得在时钟输入元件422处接收的时钟信号能够通过与门424传递到辅助驱动器电路426。当时钟信号为逻辑低(即，数字零)时，经由电容器MP1 464和MN2 466将电容器C2 428充电至大约Vdd。类似于以上关于图1描述的电容器C1 114，辅助驱动器电路426被配置为将参考电压Vss连接到电容器C2 428的第一极板，这导致被耦合到MN2 466的电容器的第二极板充电至大约电源电压Vdd的大小。C2 228两端的将为Vdd，减去晶体管MP1 463和MN2 466两端的任何电压降。

当时钟信号为逻辑一时，刷新输出230将经由晶体管MN4 438将电压耦合到Mpass412的栅极，晶体管MN4 438具有大约Vdd+V_DDIO的大小。施加到栅极434的电压的大小可以是上面根据图1描述的施加到控制端子134的预先确定的电压大小的示例。晶体管MN0 416和MN2 466执行与以上关于图1和图2描述的二极管D1 116和D2 236类似的开关功能。

图4B是示出根据本公开的一种或多种技术的具有过电压监测的示例实现的细节的示例数字I/O保护电路的示意图。电路400B是电路400A的示例，除非另有说明，否则电路400B的部件的功能和特性与以上关于图4A描述的电路400A的部件的功能和特性相同。电路400B包括比较电路的一个示例实现，类似于以上关于图4A描述的电路450A。在其它示例中，电路400A和400B中的部件的布置和选择可以与图4A和图4B中所示的部件的布置和选择不同。作为一个示例，MN0 416和MN3 472可以利用二极管实现，而保留如图4A和4B所示的其余布置。

比较电路450B包括比较器480，比较器480的非反向输入经由电阻器R1 482连接到数字输出端子406，并且经由齐纳二极管D4 456连接到参考电压Vss。比较器480的反向输入连接到Mpass 412的栅极。因此，如果与传递器件Mpass 412的控制端子处的电压的大小相比，数字输出端子406处的过电压超过阈值电压的大小，则比较器480可以输出逻辑高。在比较电路450B的示例中，通过选择齐纳二极管D4 456的特性和电阻器R1 482的值来设置阈值。

比较器480的输出连接到晶体管MN4 488的栅极。晶体管MN4 488的源极连接到参考电压Vss，并且MN4 488的漏极经由电阻器R2 484连接到Vdd。MN4 488的漏极还连接到晶体管MP2 486和MN5 490的栅极。MN5 490的源极连接到Vss并且MN5 490的漏极连接到MP2486的漏极。MP2的源极连接到Vdd。

图5是使用电荷泵和下拉电路来操作传递器件的示例数字输出保护电路。电路500的示例使用包括电荷泵的附加的电路装置以控制传递器件的操作，而不是使用以上关于图1-图4B描述的输出驱动器来控制传递器件。

在电路500的示例中，驱动器505在输入元件504处接收数字输入，并且经由传递器件Mpass 515将缓冲的数字输出输出到数字输出端子506。电路500包括具有串联的高电压NMOS传递器件Mpass 515的低电压驱动器505。Mpass 515防止可能在数字输出端子506处施加到LV驱动器的高电压的传播，诸如防止电池短路。高电压NMOS传递器件Mpass 515由电荷泵513驱动，以提供足够高的V_GS 525，因此Mpass 515以足够低的漏极-源极电阻R_DS-ON导通。在一些示例中，取决于使用的技术，电路(诸如电路500)还可以包括下拉电路510，当驱动器505传播逻辑“0”时，下拉电路510动态地降低传递器件的栅极电压。举一个例子，对于SPT9UMOSFET，为了满足所需的栅极-源极电压(例如，对于5V的输出“高”电平)，最大V_GS可以为2.65V。下拉电路510被耦合到Mpass 515的栅极并且由驱动器505控制。因此，在电路500的示例中，电荷泵513需要驱动足够的电流以操作下拉电路510。因此，为电荷泵513的电容器再充电需要足够高的速度的时钟527，这可能增加成本并且增加了干扰电路的其它区域(在图5中未示出)的风险。电路500可能具有缺点，因为电路500在IC上也可能需要较大的面积。

以上关于图1-图4B描述的本公开的技术的一个优点是，就电流消耗而言，该技术可以实现改善的功率效率。在电路100-400B的示例中，不需要高速运行的电荷泵来驱动传递器件的栅极，并且不存在由下拉电路装置引起的静态电流消耗，当由输入元件504接收的信号变为“低”时，电路500会需要下拉电路装置来限制NMOS的V_GS。

图6是示出本公开的电路的示例操作的流程图。除非另有说明，否则将根据图4B来描述图6的框。

响应于在连接到驱动器电路402的输入的输入元件404处接收数字零，电容器C1414经由晶体管MNO 416充电，使得C1 414两端的电压的大小大约等于电源电压Vdd，减去MP0 460和MN0 416两端的电压降(90)。C1 414还被连接在NMOS传递器件Mpass 412的栅极与源极之间。

响应于在输入元件404处接收数字一，驱动器电路402可以将数字电源电压V_DDIO施加到Mpass 412的源极。由于C1 414在C1 414的两个端子的两端保持Vdd，因此Mpass 412的栅极-源极电压大约为电容器两端的电压的大小(92)。如以上关于图4B描述的，C1 414两端的电压Vdd被配置为确保晶体管Mpass 412保持导通，以将数字一发送到数字输出端子406。

而且，在输入元件404处接收数字一，使得在时钟输入元件422处接收的时钟信号能够通过与门424。时钟信号使得刷新电路(例如，以上关于图2描述的刷新电路220)，能够周期性地将电压施加到传递器件Mpass 412的控制端子(94)。

比较电路450B被配置为将在传递器件Mpass 412的栅极处的电压与在数字输出端子406处的电压进行比较(96)。基于该比较，比较器180控制下拉晶体管(例如，MP0 460和MN1 470)的操作以及开关MN0 416和MN3 472的操作。

为了保护驱动器402免受由过电压引起的损坏，响应于数字输出端子406处的电压超过Mpass 412的栅极处的电压一个过电压阈值，比较电路450B被配置为控制开关MN0 416断开(即，禁用)Mpass 412，从而将数字输出端子与驱动器电路隔离(98)。

本公开的技术可以在包括集成电路(IC)或IC的集合(例如芯片集合)的多种器件或装置中实现。在本发明中描述各种部件、模块或单元以强调被配置为执行本公开的技术的器件的功能方面，但不一定需要由不同硬件单元来实现。而是，如上所述，各种单元可以被组合在硬件单元中或者由包括一个或多个所述的处理器的一些互操作的硬件单元提供。

在以下示例中也可以描述本公开的技术。

示例1.一种电路，包括：驱动器电路，驱动器电路包括输入元件和输出元件，其中输出元件经由传递器件被电气地耦合到数字输出端子。传递器件包括第一端子、第二端子和控制端子，传递器件被配置为保护驱动器电路免受施加到数字输出端子的过电压的影响，驱动器电路的输出元件被电气地连接在传递器件的第一端子以及经由电容器连接在传递器件的控制端子，传递器件的控制端子通过开关被耦合到电源电压，并且传递器件的第二端子被耦合到数字输出端子。

示例2.根据示例1的电路，其中传递器件包括N沟道金属氧化物半导体(NMOS)晶体管，并且其中第一端子是NMOS晶体管的源极，第二端子是漏极并且控制端子是栅极。

示例3.根据示例1-2的任意组合的电路，还包括刷新电路，刷新电路被配置为在传递器件的控制端子处施加预先确定的电压幅度，刷新电路包括：电气地耦合到驱动器电路的输入元件的使能输入元件，耦合到传递器件的控制端子的刷新输出元件，以及时钟输入元件。

示例4.根据示例1-3的任意组合的电路，其中电容器是第一电容器，刷新电路还包括：第二电容器；以及辅助驱动器电路，辅助驱动器电路被配置为响应于在使能输入元件处接收的数字一来对第二电容器进行充电。

示例5.根据示例1-4的任意组合的电路，其中开关是第一开关，刷新电路还包括第二开关，第二开关被布置使得第二开关控制刷新输出元件。

示例6.根据示例1-5的任意组合的电路，其中响应于在输入元件处接收数字零：驱动器电路被配置为将参考电压输出到电容器的第一极板，并且电容器的第二极板被配置为充电至大约电源电压的大小。

示例7.根据示例1-6的任意组合的电路，其中传递器件被配置为保护驱动器电路免受施加到数字输出端子的大于参考电压至少四十伏的过电压的影响。

示例8.根据示例1-7的任意组合的电路，其中响应于在输入元件处接收数字一：驱动器电路被配置为输出第一电压，其中：第一电压的大小大约等于数字电源电压，以及传递器件的第一端子与控制端子之间的电压的大小大约等于电源电压。

示例9.根据示例1-8的任意组合的电路，其中与在传递器件的控制端子处的电压的大小相比，过电压是在数字输出端子处的超过阈值电压的大小的电压的大小。

示例10.根据示例1-9的任意组合的电路，还包括比较电路装置，其中比较电路装置被配置为：确定在数字输出端子处的电压的大小是否是过电压。响应于确定在数字输出端子处的电压的大小是过电压，控制开关以禁用传递器件，从而防止过电压到达驱动器电路的输出元件。

示例11.根据示例1-10的任意组合的电路，其中进一步包括刷新电路，其中响应于确定在数字输出端子处的电压的大小是过电压，比较电路装置还被配置为禁用刷新电路。

示例12.根据示例1-11的任意组合的电路，其中比较电路装置包括一个或多个处理器。

示例13.根据示例1-12的任意组合的电路，其中比较电路包括比较器，比较器具有第一输入元件和第二输入元件和输出元件，其中比较器的第一输入元件被电气地耦合到数字输出端子，比较器的第二输入元件被电气地耦合到传递器件的控制端子，并且比较器的输出元件使得开关下拉控制端子以将数字输出端子与驱动器电路的输出元件隔离。

示例14.一种方法，包括：响应于在驱动器电路的输入元件处接收的数字零，对电容器充电，使得电容器两端的电压的大小大约为第一电源电压，其中电容器通过开关被耦合到第一电源电压，以及其中电容器被连接在N沟道金属氧化物半导体(NMOS)传递器件的栅极与源极之间。响应于在驱动器电路的输入元件处接收数字一，通过驱动器电路将第二电压施加到NMOS传递器件的源极，使得NMOS传递器件的栅极-源极电压大约为电容器两端的电压的大小。

示例15.根据示例14的方法，还包括，响应于在驱动器电路的输入元件处接收数字一，使能刷新电路。

示例16.根据示例14-15的任意组合的方法，其中刷新电路被配置为维持在传递器件的栅极处的预先确定的大小的电压，并且其中刷新电路包括：使能输入，电气地耦合到驱动器电路的输入元件，以及刷新输出元件，耦合到传递器件的栅极。

示例17.根据示例14-16的任意组合的方法，其中刷新电路被配置为基于到刷新电路的时钟信号输入，周期性地维持在传递器件的栅极处的预先确定的大小的电压。

示例18.根据示例14-17的任意组合的方法，其中传递器件被配置为将驱动器电路与数字输出元件隔离，方法还包括：将在传递器件的栅极处的电压与在数字输出元件处的电压进行比较。响应于在数字输出元件处的电压超过在传递器件的栅极处的电压一个过电压阈值，控制开关使得NMOS传递器件被禁用，从而将数字输出端子与驱动器电路隔离。

示例19.根据示例14-18的任意组合所述的方法，还包括，响应于在所述数字输出元件处的所述电压超过在所述传递器件的所述栅极处的所述电压一个过电压阈值，控制第二开关以禁用刷新电路，其中所述刷新电路被配置为在所述传递器件的所述栅极处维持预先确定的大小的电压。

已经描述了本公开的各种示例。这些和其它示例在所述权利要求的范围内。