具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图和实施例对本发明做进一步的说明。

如图1所示，一种基于m序列的数字相控阵发射通道一致性快速标校系统，包括标校信道设备3以及FPGA信号处理模块，所述FPGA信号处理模块用于实现标校信号产生模块1和标校信号处理模块4；

该系统可对多路被标校发射通道(2)进行同时标校。其中，每路被标校发射通道均包括DAC数模转换器201和发射通道202，每个发射通道202均通过馈线连接一个天线单元5。

所述标校信号产生模块1包括m序列产生电路101、单音信号产生电路102以及m序列与单音信号乘法器103；其中：

m序列产生电路101输出多路具有良好自相关特性和良好互相关特性的m序列；

单音信号产生电路102产生需要标校频点的单音信号；

m序列与单音信号乘法器103将m序列产生电路101输出的多路m序列与单音信号产生电路102产生的单音信号进行相乘，输出多路扩频信号给各路被标校发射通道2。

所述标校信道设备3包括合成网络302、标校通道303、ADC模数转换器304以及多个耦合器301；其中：

每个耦合器301设置于一路被标校发射通道2的天线馈线上，将该路发射通道的发射信号进行耦合输出；

合成网络302将各耦合器301输出的信号合成为一路信号；

标校通道303对合成网络302合成的一路信号进行放大，使其电平适配ADC模数转换器304；

ADC模数转换器304对标校通道303的输出信号进行数字采样。

所述标校信号处理模块4包括第一FFT运算模块401、第二FFT运算模块402、共轭乘积运算模块403、IFFT运算模块404、幅度检测模块405、相位计算模块406、标校结果输出模块407；其中：

第一FFT运算模块401对m序列产生电路101产生的m序列进行FFT运算；

第二FFT运算模块402对ADC模数转换器304输出的数字信号进行FFT运算；

共轭乘积运算模块403将第一、第二FFT运算模块输出的结果进行共轭乘积运算；

IFFT运算模块404将共轭乘积运算模块403输出的结果进行IFFT运算；

幅度检测模块405对IFFT运算模块404输出的结果进行幅度检测，找到与标校路数相对应的多个幅度最大值；

相位计算模块406对多个幅度最大值分别进行相位计算，得到与各路被标校发射通道相对应的相位值；

结果输出模块407将相位计算模块406得到的各相位值输出，即为标校结果。

以下以10个发射通道的并行标校进行说明：

仍见图1，一种基于m序列的数字相控阵发射通道一致性快速标校系统，包括标校信号产生模块1、被标校发射通道2、标校信道设备3、标校信号处理模块4。

其中，标校信号产生模块1包括m序列产生电路101、单音信号产生电路102、m序列与单音信号乘法器103。m序列产生电路101输出10路码长为1023的m序列；单音信号产生电路102产生需要标校频点的单音信号；m序列与单音信号乘法器103将m序列产生电路101输出的10路m序列与单音信号产生电路102产生的单音信号进行相乘，输出10路扩频信号输出给被标校发射通道2中的10路发射通道。

被标校发射通道2是数字相控阵系统的各个发射通道，包括DAC数模转换器201、发射通道202。10路DAC数模转换器201接收标校信号产生1输出的10路数字信号，并转换为模拟信号；10路发射通道202分别对10路DAC数模转换器201输出的模拟信号进行滤波、放大等输出给10个天线单元5。

标校信道设备3包括耦合器301、合成网络302、标校通道303和ADC模数转换器304。其中10个耦合器301用于对10个发射通道202输出的信号进行耦合输出，合成网络302用于将10个耦合器301输出信号合成为一路输出，标校通道303对合成网络302输出的信号进行放大使得其输出信号电平适合ADC模数转换器304；ADC模数转换器304将标校信道303输出的模拟信号进行数字化后输出给标校信号处理4。

标校信号处理模块4的具体处理过程如下：

①对m序列产生电路产生的1023码长的m序列进行1024点FFT运算，记做X(k)＝FFT(m(t))，k＝1，2，…，1024；

②对ADC输出的数字信号进行1024点FFT运算，记做Y(k)＝FFT(X(t))，k＝1，2，…，1024；

③将两个FFT运算输出进行共轭乘积运算，记做Z(k)＝X(k)*conj[Y(k)]，k＝1，2，…，1024；

④对共轭乘积运算结果进行IFFT运算，记做：z(n)＝IFFT{Z(k)]}，k＝1，2，…，1024，n＝1，2，…，1024；

⑤对IFFT运算结果输出的信号|z(n)|进行幅度检测，获得幅度最高的10个点z(n₁)、z(n₂)、z(n₃)、z(n₄)、z(n₅)、z(n₆)、z(n₇)、z(n₈)、z(n₉)和z(n₁₀)；

⑥对上述10个幅度最高的点分别进行相位计算，以z(n₁)为例，其相位值的计算公式为

⑦获得10个相位值P(n₁)、P(n₂)、P(n₃)、P(n₄)P(n₅)、P(n₆)、P(n₇)、P(n₈)、P(n₉)、P(n₁₀)，该10个相位值即为标校结果。

本发明通过采用不同相位的m序列对单音标校信号进行调制作为每个标校通道的标校信号，同时在接收端对信号进行频域乘积运算，相当于时域循环卷积运算，可以实现数字相控阵系统多个发射通道的同时快速相位标校。

与传统的标校方法相比，本发明不需要增加硬件设备，只需要改进数字信号处理算法，就可以在不降低标校精度的前提下，将标校时间缩短10倍以上。本发明具有标校过程简单、标校时间短、标校精度高的特点。

需要说明的是，以上对于本发明的具体实施例的叙述仅仅是为了便于本领域技术人员的理解，并不表示本专利的保护范围也被限制在这些个例中。凡在本专利的设计思想和技术方案之内所做的任何修改、等效替换和改进等，均应包含在本发明的保护范围之内。