具体实施方式

为使本申请的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本申请进一步详细说明。

图1示出了根据本申请一些实施例的开关装置100的示意图。这里，开关装置100可以布置在各种电子设备中，本申请对此不做限制。

如图1所示，开关装置100可以包括功率开关电路110、分压电路120、限流保护电路130、驱动电路140和延迟电路150。

功率开关电路110，处于电源端VCC与供电输出端Vout之间。这里，功率开关电路110在导通时对供电输出端Vout供电，在断开时停止供电。供电输出端Vout可以向负载供电。

分压电路120可以采集功率开关电路110的压降。限流保护电路130可以在导通时断开功率开关电路110。

驱动电路140可以响应于表示导通功率开关电路110的控制信号，而导通功率开关电路110。这里，驱动电路140例如可以与电子设备的处理器(例如微处理器MCU)等控制器件耦接，并从电子设备的控制器件接收控制信号。例如，图1中信号输入端S为控制器件向驱动电路140发送控制信号的接口。驱动电路140还可以响应于断开功率开关电路110的控制信号而断开功率开关电路110。

延迟电路150可以阻止限流保护电路130在功率开关电路110导通之前导通。换言之，延迟电路150可以防止功率开关电路110与保护电路130的竞争导通，从而避免无法导通功率开关电路110的情况，进而提高开关装置100的稳定性。

另外，在功率开关电路110过流时，分压电路120可以导通限流保护电路130，以便限流保护电路130断开功率开关电路110。

另外说明的是，本申请中各个电路模块(即功率开关电路110、分压电路120、限流保护电路130、驱动电路140和延迟电路150)可以通过分立的电子元器件进行搭建。

综上，根据本申请实施例的开关装置通过多个电路模块的组合，可以实时对供电线路(即电源端与供电输出端之间的供电线路)的电流情况进行检测，并自动对供电线路进行过流保护。特别是，由于通过分立的电子元器件进行搭建，本申请的开关装置可以避免在采用数字芯片时软件逻辑失控导致的失控情况，从而可以提高开关装置的过流保护功能的稳定性。另外，本申请实施例的通过采用电子元器件进行搭建，可以通过简洁的结构进行过流保护控制，从而提高了开关装置的响应速度，便于应用到各种电子设备的供电接口处。

图2示出了根据本申请一些实施例的开关装置100的示意图。

如图2所示，功率开关电路110可以包括第一晶体管Q1、第一电阻R1和第二电阻R2。

第一晶体管Q1的集电极与电源端VCC耦接。这里，第一晶体管Q1例如可以是三极管、场效应晶体管(MOS管)、达林顿管或者绝缘栅双极型晶体管(IGBT)等功率开关，但不限于此。第一电阻R1的第一端与第一晶体管Q1的基极耦接。第二电阻R2连接在第一晶体管Q1的发射极与供电输出端Vout之间。

限流保护电路130可以包括第二晶体管Q2。第二晶体管Q2的集电极与第一晶体管Q1的基极耦接。第二晶体管Q2的发射极与供电输出端Vout耦接。分压电路120包括第三电阻R3和第四电阻R4。第三电阻连接在第一电阻R1的第二端与第二晶体管Q2的基极之间。第四电阻R4连接在第二晶体管Q2的基极与第二晶体管Q2的发射极之间。

延迟电路150包括电容C1。电容C1连接在第二晶体管Q2的基极与第二晶体管Q2的发射极之间。

在一些实施例中，驱动电路140可以包括：第三晶体管Q3、第五电阻R5、第六电阻R6和第四晶体管Q4。第三晶体管Q3的发射极与电源端VCC耦接。第三晶体管Q3的集电极与第一电阻R1的第二端耦接。第五电阻R5连接在第三晶体管Q3的发射极与第三晶体管Q3集电极之间。第六电阻R6的第一端与第三晶体管Q3的基极连接。第四晶体管Q4的集电极与第六电阻R6的第二端耦接。第四晶体管Q4的发射极接地。第四晶体管Q4的基极与信号输入端S耦接。

在一些实施例中，驱动电路140还可以包括第七电阻R7。第七电阻R7连接在第四晶体管Q4的基极与接地端之间。这里，驱动单元140通过设置第七电阻R7，可以防止信号输入端S未输出信号期间第四晶体管Q4的基极悬空。这样，第七电阻R7可以防止在信号输入端S未输出信号期间第四晶体管Q4导通。

下面对图2中开关装置的工作原理进行说明。

在信号输入端S向驱动电路140输出表示导通第一晶体管Q1的控制信号(即高电平信号)时，第四晶体管Q4导通，从而使得第二晶体管Q2导通。在第二晶体管Q2导通后，电容C1的充电过程，可以起到延迟第二晶体管Q2开启的作用。这样，电容C1可以防止第二晶体管Q2与第一晶体管Q1竞争导通。第一晶体管Q1可以先于第二晶体管Q2导通。第一晶体管Q1处于导通状态时，电源端VCC可以向供电输出端Vout供电。

在第一晶体管Q1中电流增加时，功率开关电路的压降增大(即第一晶体管Q1和第二电阻R2的电压增加)，分压电路120的压降也增大。分压电路120中第四电阻R4的压降也增大。这样，在第一晶体管Q1中电流过流时，功率开关电路的压降过大，分压电路120的压降也过大，从而使得第四电阻R4的压降达到了第二晶体管Q2的开启电压。在此基础上，在第一晶体管Q1中电流过流时，第二晶体管Q2导通。第二晶体管Q2导通后可以将第一晶体管Q1的基极与供电输出端短接，而使得第一晶体管Q1的基极与发射极短路，进而使得第一晶体管Q1断开。这样，在第一晶体管Q1中电流过流时，第二晶体管Q2可以快速关断第一晶体管Q1，从而使得开关装置100进行自动的过流保护。另外，第二晶体管Q2可以在驱动电路140的第三晶体管Q3导通期间和电容C1中电荷释放期间，保持导通状态。

综上，本申请的实施例通过多个分立的电子元器件(第一晶体管Q1、第二晶体管Q2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、电容C1等等)的配合，可以避免数字芯片的控制逻辑出错导致的失控问题，而可以提高开关装置100的过流保护的响应速度和稳定性。

在一些实施例中，本申请的实施例可以根据对对供输出电流的上限(也可以称为过流保护点)的要求，对第二电阻R2的阻值进行设定。本申请的实施例也可以根据对过流保护点的要求。对分压电路120中第三电阻R3和第四电阻R4的阻值进行设定。

在一些实施例中，功率开关电路110中第二电阻R2为可调电阻。第二电阻R2在阻值增大时降低对供电输出端的输出电流的上限(即，降低过流保护点)。反之，第二电阻R2在阻值减小时，可以提高对供电输出端Vout的输出电流的上限。

在一些实施例中，第三电阻R3和第四电阻R4中至少一个为可调电阻。第三电阻R3和第四电阻R4的比值在变大时可以提高对供电输出端Vout的输出电流的上限。反之，第三电阻R3和第四电阻R4的比值在变小时可以降低对供电输出端Vout的输出电流的上限。

另外说明的是，延迟电路150不限于电容C1，也可以是其他能够使得第二晶体管Q2缓起的其他电路，本申请对此不做限制。

在一些实施例中，功率开关电路110可以省略第二电阻R2。第一晶体管Q1的发射极与供电输出端Vout耦接。在第一晶体管Q1导通的状态下，功率开关电路110的压降为第一晶体管Q1的集电极与发射极之间的压降。

另外说明的是，本申请的开关装置100的驱动电路140不限于图2所示结构，还可以是能够控制功率开关电路110的导通和断开的其他驱动电路。例如，图3示出了根据本申请一些实施例的开关装置100的示意图。

如图3所示，驱动电路140可以包括继电器J1和第八电阻R8。继电器J1的控制引脚与信号输入端S耦接。继电器J1的接地引脚接地。继电器J1的第一常开引脚与电源端VCC耦接。继电器J1的第二常开引脚与第一电阻R1的第二端耦接。第八电阻R8连接在控制引脚与接地端之间。

在一些实施例中，为了提高功率开关电路110的供电功率。本申请实施例的功率开关电路110可以包括多个第一晶体管Q1。如图4示出了3个第一晶体管Q1。多个第一晶体管Q1的基极相互短接，所述多个第一晶体管Q1的集电极相互短接，所述多个第一晶体管Q1的发射极相互短接。其中，多个第一晶体管Q1的集电极与电源端VCC耦接。多个第一晶体管Q1的发射极与供电输出端Vout耦接。第一电阻R1的第一端与多个第一晶体管Q1的基极耦接。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。