一种抗干扰X波段压控振荡器,利用构建的增加电路,从电路结构上的提高了X波段压控振荡器的抗干扰能力,进行压控振荡器电路改造,通过改造电路抑制了低频信号传导到变容二极管,使低频信号无法被调制到振荡器的工作频率上,不会被正反馈放大器放大；并且由于增加电路的阻抗在振荡频率为低阻,不引入额外的电路损耗,保证振荡器的功能性能不受影响；并且保证了振荡器的敏感参数相位噪声不受影响,从而从根本上提高了压控振荡器的抗干扰能力,提高整个频率源系统以及通信系统的稳定性。

本发明实施例公开了一种基于差分振荡器的介电常数测量装置,包括用于输出两路差分振荡信号的差分振荡器、分别与所述差分振荡器的两个输出端连接的检测支路和参考支路、混频器以及电压测量机构；一路所述差分振荡信号依次经过所述检测支路中的第一隔直电容、第一移相单元和第一敏感元件后传输至所述混频器的一个输入端,另一路所述差分振荡信号依次经过所述参考支路中的第二隔直电容、第二移相单元和第二敏感元件后传输至所述混频器的另一个输入端；所述第一敏感元件和所述第二敏感元件结构相同,所述电压测量机构与所述混频器的输出端连接,通过上述方式,本发明能够抑制有效环境因素造成的共模干扰,且有利于实现便携性和小型化。

一种振荡器以及时钟电路,在该振荡器(100)中,与交叉耦合管相连的尾电感由至少两个电感并联连接,因此该尾电感的电感值低于其中任意一个电感的电感值。可以解决随着VCO工作频率的升高,需要采用更小电感值的尾电感的设计难题。振荡器(100)包括第一交叉耦合管(121)以及第一尾电感(111)；第一尾电感(111)包含至少两个并联连接的电感；第一尾电感(111)与第一交叉耦合管(121)的源极耦合,其中,第一交叉耦合管(121)的源极通过第一尾电感(111)耦合到电源端或地,第一交叉耦合管(121)中至少包括第一晶体管(1211)和第二晶体管(1212),第一晶体管(1211)的栅极与第二晶体管(1212)的漏极耦合至第一节点,第一晶体管(1211)的漏极与第二晶体管(1212)的栅极耦合至第二节点。

本申请实施例提供一种迟滞可调的比较器电路、数字振荡器电路及电子设备,该比较器电路包括：比较器件,多路选通开关和电阻网络模块；多路选通开关的第一连接端子和比较电压源经电阻网络模块与反向输入端连接,多路选通开关的第二连接端子和输入电压源经电阻网络模块与正向输入端连接,多路选通开关的控制端与比较器件的电平输出端连接；多路选通开关的电压输入端用于与迟滞电压源连接,本申请可通过电平输出端输出的电平信号切换与比较器件连接的连接端子,将迟滞电压源输出的迟滞电压接入至比较器件的正向输入端或反向输入端,以基于迟滞电压,以及比较电压源输出的比较电压和输入电压源输出的输入电压对比较器件的迟滞特性进行灵活调节。

本发明提供的一种基于线性高Q值可调谐电感及高频压控振荡器,调整可调谐电感不同端口之间耦合电容C1,C2大小,可对电感感值进行粗调与细调,粗调变化范围可达10pH,细调精度达0.03pH/f,使得压控振荡器具有较宽的调频范围。并且本发明由于采用电容调节电感,与现有技术电阻调节感值的压控振荡器相比,并未引入其他多余的电阻,且能使得压控振荡器保持较高品质因子Q值。

本发明公开了一种基于多振荡核心的太赫兹压控振荡器,利用多个振荡核心并联,降低负阻,根据振荡器的指标要求设计连接各VCO振荡核心的传输,最后将振荡信号输入缓冲放大器电路与倍频器电路。该结构在工艺受限的情况下,可以有效地降低无源器件的值,实现较好的相位噪声,为太赫兹频段收发前端提供高品质本振信号。

本发明公开了一种基于多路径不对称输入反相器的高速高增益VCO电路,涉及新一代信息技术。针对现有技术中如何提高VCO功耗和速度的问题提出本方案,包括N个级联设置且组成振荡闭环的反相器模块；每路反相通道均包括一主反相器和一辅助反相器；主反相器每个输入端分别间隔一定级数连接前置反相器模块中同一反相通道的主反相器输出端；辅助反相器的输入端连接同一反相通道内主反相器若干个输入端中相位靠前的输入端,辅助反相器的输出端间隔一定级数连接后置反相器模块中另一反相通道内的主反相器输出端。优点在于减小VCO中每级的平均延时；在不增加功耗的前提下,实现环形振荡器差分输出行为的同时,提高VCO的振荡频率及增益。

本申请涉及一种RC振荡电路及RC振荡器。其中,RC振荡电路包括依次连接的偏置电路和振荡单元；偏置电路包括第一级自调整环路和第二级自调整环路；第一级自调整环路包括第一压降单元和第一负反馈电路；第一负反馈电路调整经第一压降单元处理的电源电压的电压值,输出负反馈电压；第二级自调整环路包括第二压降单元和第二负反馈电路；第二负反馈电路调整经第二压降单元处理的负反馈电压的电压值,输出用于给振荡单元供电的振荡电压。本申请简化了偏置电路结构,提高了偏置电路自调整能力,实现了低功耗高精度电压自调整振荡器目的,提高RC振荡器的输出频率精度,有利于电路集成和多场合应用。

本发明公开了一种随机数生成电路及相应的安全芯片。该电路包括随机电压生成单元、高速压控振荡单元、高速振荡单元、逻辑异或单元、低速振荡单元和触发单元。本发明利用随机电压生成单元为高速压控振荡单元提供随机变化电压,使其生成频率相应变化的第一高频时钟信号,该第一高频时钟信号和与其独立不相关的由高速振荡单元生成的第二高频时钟信号进行异或后,一方面增加了异或后的第三高频时钟信号与低频时钟信号的不相干性,另一方面增加了除了高速压控振荡单元的有源器件引入的电流噪声和热噪声外,还增加了由随机电压生成单元为高速压控振荡单元提供的随机变化电压,作为其控制电压所产生的随机噪声,从而提高了本发明生成随机数的随机性。

实施方式提供一种能够抑制专有面积的半导体集成电路装置及振荡电路装置。本实施方式的半导体集成电路装置具备电感器元件,所述电感器元件具有第1电感器部分、第2电感器部分及第3电感器部分。所述第1电感器部分设置在第1配线层的第1区域,具有第1端部,且包含单层绕线线圈。所述第2电感器部分设置在与所述第1区域不同的所述第1配线层的第2区域,具有第2端部,且包含单层绕线线圈。所述第3电感器部分设置在与所述第1配线层在第1方向上相隔配置的第2配线层,具有第3端部及第4端部。所述第3电感器部分的所述第3端部与所述第1电感器部分的所述第1端部电连接,所述第3电感器部分的所述第4端部与所述第2电感器部分的所述第2端部电连接。所述第3电感器部分还具备以对所述电感器元件供给电力的方式设置的第5端部。