一种基于多路径不对称输入反相器的高速高增益vco电路
阅读说明：本技术 一种基于多路径不对称输入反相器的高速高增益vco电路 (High-speed high-gain VCO circuit based on multi-path asymmetric input inverter ) 是由 吴朝晖 周泽鑫 李斌 郑彦祺 何晨晖 于 2021-07-16 设计创作，主要内容包括：本发明公开了一种基于多路径不对称输入反相器的高速高增益VCO电路,涉及新一代信息技术。针对现有技术中如何提高VCO功耗和速度的问题提出本方案,包括N个级联设置且组成振荡闭环的反相器模块；每路反相通道均包括一主反相器和一辅助反相器；主反相器每个输入端分别间隔一定级数连接前置反相器模块中同一反相通道的主反相器输出端；辅助反相器的输入端连接同一反相通道内主反相器若干个输入端中相位靠前的输入端,辅助反相器的输出端间隔一定级数连接后置反相器模块中另一反相通道内的主反相器输出端。优点在于减小VCO中每级的平均延时；在不增加功耗的前提下,实现环形振荡器差分输出行为的同时,提高VCO的振荡频率及增益。(The invention discloses a high-speed high-gain VCO circuit based on a multipath asymmetric input inverter, and relates to a new generation of information technology. The scheme is provided for solving the problem of how to improve the power consumption and the speed of the VCO in the prior art, and comprises N inverter modules which are arranged in a cascade mode and form an oscillation closed loop; each inverting channel comprises a main inverter and an auxiliary inverter; each input end of the main inverter is connected with the output end of the main inverter of the same inverting channel in the pre-inverter module at intervals of a certain number of stages; the input end of the auxiliary phase inverter is connected with the input end with the front phase in a plurality of input ends of the main phase inverter in the same inverting channel, and the output end of the auxiliary phase inverter is connected with the output end of the main phase inverter in the other inverting channel in the post-phase inverter module at intervals of a certain number of stages. The advantage is that the average delay per stage in the VCO is reduced; on the premise of not increasing power consumption, the differential output behavior of the ring oscillator is realized, and the oscillation frequency and gain of the VCO are improved.)
技术领域
本发明涉及VCO电路结构，尤其涉及一种基于多路径不对称输入反相器的高速高增益VCO电路。
背景技术
随着CMOS工艺的不断进步，MOS管特征尺寸逐渐降低，用于模拟到数字(A/D)转换器的传统模块，例如运算放大器，跨导器和比较器的设计面临着越来越大的挑战。此外，这些模拟电路对于其他工艺技术节点具有较差的工艺迁移性。
随着CMOS工艺特征尺寸的不断缩小，数字电路的优良特性不断凸显，晶体管的速度不断增加、单位集成密集度越来越高，使得逻辑延迟持续减小、时间分辨率不断提高，数字电路变的更小、更快、效率更高。因此，在较小的CMOS工艺尺寸下，采用数字化方式并在时域中处理信号对于获得低成本、低功耗和高性能的模数转换器是非常有益的。这激发了基于电压到时域的转换技术的发展，主要的代表是基于电压控制器振荡器(VCO)的A/D转换器。
在单片集成系统中，传统的电容数字转换方案通过对电容进行充放电，采用电荷放大器，将电容值转换为电压值，再采用A/D转换器将模拟电压量转换为数字量输出。上述方案存在以下问题：由于工艺尺寸不断缩小，电压阈上的限制使得检测范围受到限制，动态范围缩小；工艺尺寸的缩小使得电路对寄生更加敏感，影响转换精度，不适用于复杂，高寄生的检测环境；电荷放大器会由于开关的不理想导致电荷泄漏，降低检测精度。上述各因素均会降低电容数字转换器整体的性能。VCO的功耗和速度限制了基于VCO的高阶ADC的整体性能。
发明内容
本发明目的在于提供一种基于多路径不对称输入反相器的高速高增益VCO电路，以解决上述现有技术存在的问题。
本发明所述基于多路径不对称输入反相器的高速高增益VCO电路，包括N个级联设置且组成振荡闭环的反相器模块；所述反相器模块包括两路结构对称的反相通道，两路反相通道对应输入反相的差分信号；每路反相通道均包括一主反相器和一辅助反相器；所述主反相器包括若干个输入端，每个输入端分别间隔一定级数连接前置反相器模块中同一反相通道的主反相器输出端；所述辅助反相器的输入端连接同一反相通道内主反相器若干个输入端中相位靠前的输入端，辅助反相器的输出端间隔一定级数连接后置反相器模块中另一反相通道内的主反相器输出端。
所述辅助反相器的输入端连接同一反相通道内主反相器若干个输入端中相位最前的输入端。
所述主反相器包括四个输入端。
所述主反相器的第一输入端、第二输入端和第四输入端分别间隔递进变化的级数连接前置反相器模块；且第二输入端和第三输入端共点。
所述主反相器的第一输入端、第二输入端和第四输入端分别间隔奇数递进的变化连接前置反相器模块。
所述主反相器的第一输入端连接前一级反相器模块，第二输入端和第三输入端共点后连接前三级反相器模块，第四输入端连接前五级反相器模块。
所述主反相器包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管；所述第一PMOS管的栅极为主反相器的第一输入端，源极连接控制电压；所述第二PMOS管的栅极为主反相器的第二输入端，源极连接控制电压；所述第一NMOS管的栅极为主反相器的第三输入端，源极接地；所述第二NMOS管的栅极为主反相器的第四输入端，源极接地；第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管共漏极作为主反相器的输出端。
所述辅助反相器的输出端连接后一级反相器模块。
所述辅助反相器包括共栅共漏的第三PMOS管和第三NMOS管；共栅后作为辅助反相器的输入端，共漏后作为辅助反相器的输出端；第三PMOS管的源极连接控制电压，第三NMOS管的源极接地。
反相器模块的级联数N≥5，为了确保稳定性，一般取级联总数N远大于输入路径数，且为质数。
本发明所述基于多路径不对称输入反相器的高速高增益VCO电路，其优点在于，使用多路径不对称输入反相器，允许较慢的PMOS的输入信号较早地到达，减小VCO中每级的平均延时；反相器模块的多个输入信号进一步改善每级的延迟。采用“前馈”耦合的辅助反相器，预先充电后级反相器模块的输出。在不增加功耗的前提下，实现环形振荡器差分输出行为的同时，提高VCO的振荡频率及增益。
附图说明
图1是本发明所述高速高增益VCO电路的结构示意图。
图2是本发明所述序号为i的反相器模块的结构示意图。
图3是本发明所述序号为i的反相器模块与其他反相器模块之间的端口连接逻辑示意图。
图4是本发明所述各主反相器的结构示意图。
图5是本发明所述各辅助反相器的结构示意图。
图6是本发明实施例一的结构示意图。
附图标记：
INV11——第一主反相器、INV12——第一辅助反相器；
INV21——第二主反相器、INV22——第二辅助反相器；
Ai,1至Ai,4——序号为i的反相器模块的第一输出端至第四输出端；
Bi,1至Bi,8——序号为i的反相器模块的第一输入端至第八输入端；
P1至P3——第一PMOS管至第三PMOS管；
N1至N3——第一NMOS管至第三NMOS管。
具体实施方式
如图1所示，本发明所述基于多路径不对称输入反相器的高速高增益VCO电路包括5个以上级联设置且组成振荡闭环的反相器模块。所述反相器模块包括两路结构对称的反相通道，两路反相通道对应输入反相的差分信号。
每路反相通道均包括一主反相器和一辅助反相器。如图2所示，第一反相通道包括第一主反相器INV11和第一辅助反相器INV12，第二反相通道包括第二主反相器INV21和第二辅助反相器INV22。且第一主反相器INV11与第二主反相器INV21结构相同，第一辅助反相器INV12与第二辅助反相器INV22结构相同。
每个反相器模块均包括八个输入端和四个输出端：如序号为i的反相器模块中第一主反相器INV11包括第一输入端Bi,1、第二输入端Bi,2、第三输入端Bi,3和第四输入端Bi,4；而第二主反相器INV21则包括第五输入端Bi,5、第六输入端Bi,6、第七输入端Bi,7和第八输入端Bi,8。第一主反相器INV11的输出端为该反相器模块的第一输出端Ai,1。第一辅助反相器INV12的输入端与第一输入端Bi,1共点，输出端为该反相器模块的第二输出端Ai,2。第二主反相器INV21的输出端为该反相器模块的第四输出端Ai,4。第二辅助反相器INV22的输入端与第八输入端Bi,8共点，输出端为该反相器模块的第三输出端Ai,3。
每个反相器模块的输入逻辑相同，主反相器的各输入端主要用于接收不同级数的前置反相器模块输出信号。例如图3所示的具体输入逻辑，第一至第四输入端处于第一反相通道，第五至第八输入端处于第二反相通道。其中第一输入端连接前一级反相器模块，第二输入端和第三输入端可以共点设置然后连接前三级反相器模块，第四输入端连接前五级反相器模块。位于第一反相通道的辅助反相器的输出端连接后一级反相器模块中第二反相通道内的主反相器输出端。因为反相器模块输入和输出都是差分信号，因此第二反相通道的连接逻辑与第一反相通道对称设置。本发明所称的多路径不对称输入是指同一反相通道内的多路径和不对称。
逻辑示意中的(i-1)、(i-2)等，应当理解为以序号为i的反相器模块为原点，逆着信号传递方向倒数一级、二级，即A(i-1),1是前一级反相器模块的第一输出端；同理，(i+1)应当理解为顺着信号传递方向顺数一级，即A(i+1),4是后一级反相器模块的第四输出端。当i＝1时，i-4会成为负数，由于本发明所述的VCO电路是一个闭环，因此本领域技术人员应当毫无疑义地确定i-4不为正数时的序号应当是i-4+N，其中N是级联的总数。同理，当i+1大于N时，应当确定对应的序号为i+1-N。在本发明所公开的发明构思下，本领域技术人员可以根据具体的级联数量和实际的振荡需求，对输入逻辑进行不同的跳级变化，应当认为属于本发明的等同方案。
本发明提供所述主反相器的具体结构，如图4所示：所述主反相器包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1和第二NMOS管N2。所述第一PMOS管P1的栅极为主反相器的第一输入端，源极连接控制电压。所述第二PMOS管P2的栅极为主反相器的第二输入端，源极连接控制电压。所述第一NMOS管N1的栅极为主反相器的第三输入端，源极接地。所述第二NMOS管N2的栅极为主反相器的第四输入端，源极接地。第一PMOS管P1、第二PMOS管P2、第一NMOS管N1和第二NMOS管N2共漏极作为主反相器的输出端。
本发明提供所述辅助反相器的具体结构，如图5所示：所述辅助反相器包括共栅共漏的第三PMOS管P3和第三NMOS管N3。共栅后作为辅助反相器的输入端，共漏后作为辅助反相器的输出端。第三PMOS管P3的源极连接控制电压，第三NMOS管N3的源极接地。
本发明所述基于多路径不对称输入反相器的高速高增益VCO电路，工作原理如下：将PMOS和NMOS的输入信号不对称地连接到不同的延迟级输出，允许输入信号较早地到达较慢的PMOS晶体管，从而降低了每级反相器模块的平均延时。通过在每级反相器模块中建立多个连接，即多个路径输入可以加强对每级反相器模块输出节点的驱动强度，从而降低了每级反相器模块的平均延时和增益。相对传统耦合反相器只进行对准差分延迟输出的边缘，使得差分延迟将在相同的时间切换。采用前馈耦合的辅助反相器，不仅可以使得差分的反相器模块的输出信号同时切换，还能预先充电随后的反相器模块输出端，高效利用了耦合反相器的功耗，进一步提高每级反相器模块的平均延时和增益。
本发明所述基于多路径不对称输入反相器的高速高增益VCO电路，为了确保稳定性，级联总数N远大于输入路径数，且为质数。在本发明实施例中，路径数为2。对于形成闭环结构，只需N≥5，即可实现闭环。为了更加直观展示，以最低的奇数级，即N＝5，作为具体实施例，其结构如图6所示。
对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本发明权利要求的保护范围之内。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种基于多振荡核心的太赫兹压控振荡器