本申请公开了一种格雷码计数器电路,通过逻辑电路或触发器搭建格雷码输出单元,多个格雷码输出单元构成格雷码计数器电路。相较于传统格雷码计数器电路,本申请提供的格雷码计数器电路无需先搭建二进制计数器再通过逻辑电路转换成格雷码格式,电路功耗较小,电路所包含元件较少,电路结构较为简单。