本申请提供了快速精度下降检测器电路及其方法。在一个实施例中,一种下降检测器电路,包括：参考振荡器；多个延迟线,其被配置为从所述参考振荡器接收信号；以及逻辑,其被配置为基于所述电压调节器的输出以及所述多个延迟线中的各延迟线的输出来检测所述电压调节器中的下降。

本公开涉及一种延迟电路和相位差值器。该延迟电路包括第一延迟线路,该第一延迟线路适用于以基于延迟控制代码而被调节的延迟值,来延迟第一时钟；延迟控制电路,该延迟控制电路适用于将通过该第一延迟线路而被延迟的第一时钟的相位与第二时钟的相位进行比较,以生成该延迟控制代码；以及第二延迟线路,该第二延迟线路基于延迟控制代码而具有对应于第一延迟线路的延迟值的一半的延迟值。