本发明公开了宽带数控延时芯片,包括依次连接的射频输入端、延时线单元以及射频输出端；延时线单元包括基本延时位和扩展延时位,基本延时位包括六位不同延时量的延时位,扩展延时位包括两位不同延时量的延时位。在模拟相控阵中使用本发明提供的芯片可以替代移相器,实现更宽的带宽,避免孔径渡越,频率色散问题,同时替代同轴电缆和金属波导的延时线,具有外部可扩展功能,能够实现同时支持1到40G的射频信号延时功能,简化了模拟相控阵设计方案,具有减小系统体积,线路损耗,提高抗干扰性等优势。通过本实施例提供的延时芯片,将多路低速ADC组合为一路高速ADC,能够增加ADC采样带宽。从而达到在相控阵雷达的应用中提高信号高分辨率和识别能力。

一种延时电路以及驱动装置,该延时电路可以包括至少两条支路,该至少两条支路并联,至少两条支路中的每条支路具有不同的延时；该延时电路包括至少一个寄存器,该寄存器用于控制至少两条支路中的一条支路接通,使得该延时电路产生于接通的支路对应的延时。由于输入信号的延时越大,摆率越小,因此输入信号通过该至少两条支路中任意一条支路的摆率不同。通过至少一个寄存器控制该至少两条支路中的一条支路接通可以调节输出信号的摆率,使得输出信号的摆率可以兼容不同协议或同一协议下的不同模式。

本申请实施例公开了一种时钟多路复用器不仅包括两个时钟输入模块,还包括两个时钟信号产生模块,其中,时钟输入模块不仅通过时钟信号输出端输出时钟输出信号给第一逻辑门,还通过使能信号输出端输出使能信号,该使能信号和选择信号共同激发时钟信号产生模块产生时钟信号作为该时钟输入模块的时钟输入信号。可见,时钟多路复用器中的两个时钟输入模块的时钟输入信号均由各自的使能信号和选择信号共同激发产生,因此,切换时钟时选择信号发生改变,导致两个时钟输入模块的时钟输入信号产生改变。在切换时钟前目的时钟可自动开启,在切换时钟后源时钟可自动关闭,无需附加其他控制电路使得时钟多路复用器的使用电路简化。