阅读说明：本技术 一种基于Efficient-OOK的数字隔离器电路及数字隔离器 (Digital isolator circuit based on Efficient-OOK and digital isolator ) 是由 丁万新 于 2020-09-04 设计创作，主要内容包括：本发明提供了一种基于Efficient-OOK的数字隔离器电路及数字隔离器。该数字隔离器电路包括依次连接的信号发射模块、隔离通道和信号接收模块;信号发射模块包括Efficient-OOK调制器电路,Efficient-OOK调制器电路对输入信号进行调制,将上升沿调制为6个高频pulse,下降沿调制为4个pulse；并将调制完成的信号通过隔离通道输至信号接收模块；信号接收模块包括Efficient-OOK解调器电路,Efficient-OOK解调器电路对接收的信号采用5个pulse的计数器去计时,若持续时间大于5个pulse周期则判断为上升沿,反之则为下降沿。本发明的数字隔离器电路具有隔离功能并且能高质量传输数字信号,同时功耗更低。(The invention provides a digital isolator circuit based on Efficient-OOK and a digital isolator. The digital isolator circuit comprises a signal transmitting module, an isolation channel and a signal receiving module which are sequentially connected, wherein the signal transmitting module comprises an Efficient-OOK modulator circuit which modulates an input signal, the rising edge is modulated into 6 high-frequency pulses, and the falling edge is modulated into 4 pulses; and the modulated signal is transmitted to a signal receiving module through an isolation channel; the signal receiving module comprises an Efficient-OOK demodulator circuit, the Efficient-OOK demodulator circuit adopts a counter with 5 pulses to time received signals, if the duration is longer than 5 pulse periods, the signals are judged to be rising edges, and if the duration is not longer than 5 pulse periods, the signals are judged to be falling edges. The digital isolator circuit has an isolation function, can transmit digital signals with high quality, and is lower in power consumption.)

一种基于Efficient-OOK的数字隔离器电路及数字隔离器

技术领域

本发明涉及数字隔离器技术领域，尤其是涉及一种基于Efficient-OOK的数字隔离器电路及数字隔离器。

背景技术

根据隔离介质的不同，数字隔离器可分为光耦隔离器，磁耦隔离器和电容隔离器。用SiO₂做隔离介质的电容型隔离器，采用标准CMOS工艺，具有传输速率高，隔离耐压高，寿命长，EMI低等优点。

现有技术中，应用较广泛的数字隔离器电路主要是基于普通OOK调制解调技术和基于边沿pulse调制解调技术两种。OOK调制解调技术是目前在数字隔离器电路中应用最广的一种调制解调技术，相比其他架构，具有较高的可靠性和稳定性，抗扰动能力强等优点；同时，也具有功耗偏大的缺点，基于OOK技术实现的主要波形如图2所示，说明传统OOK技术的基本工作原理。边沿pulse调制解调技术相比OOK调制技术，具有低功耗的有点；但同时，也具有信号传输可靠性差，抗扰动能力差的缺点，实际应用中，恶劣条件下会产生丢码的后果，基于边沿pulse技术实现的主要波形如图3所示，说明了边沿pulse技术的基本工作原理。

发明内容

鉴于此，本发明的目的是提供一种基于Efficient-OOK的数字隔离器电路及数字隔离器，该数字隔离器电路具有隔离功能并且能高质量传输数字信号，同时功耗更低。

为了达到上述目的，本发明提供如下技术方案：

一种基于Efficient-OOK的数字隔离器电路，所述数字隔离器电路包括信号发射模块、信号接收模块及连接信号发射模块和信号接收模块之间的隔离通道,所述信号发射模块上设置有信号输入端,信号接收模块上设置有信号输出端;

所述信号发射模块包括Efficient-OOK调制器电路，所述Efficient-OOK调制器电路对输入信号进行调制，将上升沿调制为6个高频pulse，下降沿调制为4个pulse；并将调制完成的信号通过所述隔离通道输至所述信号接收模块；

所述信号接收模块包括Efficient-OOK解调器电路，所述Efficient-OOK解调器电路对接收的信号采用5个pulse的计数器去计时，若持续时间大于5个pulse周期则判断为上升沿，反之则为下降沿。

进一步地，所述信号发射模块还包括边沿检测电路，所述边沿检测电路与所述Efficient-OOK调制器电路的输入端连接，用于检测信号的上升沿和下降沿，并输至所述Efficient-OOK调制器电路。

进一步地，所述信号发射模块的信号输入端与所述边沿检测电路之间还连接输入信号整形电路，所述输入信号整形电路用于将输入信号进行噪声整形，得到处理后的方波信号。

进一步地，所述信号发射模块还包括第一高频载波频率发生器，所述第一高频载波频率发生器与所述Efficient-OOK调制器电路连接，用于产生600MHz的载波信号。

进一步地，所述信号接收模块还包括第二高频载波频率发生器，所述第二高频载波频率发生器与所述Efficient-OOK解调器电路连接，用于产生600MHz的载波信号；所述Efficient-OOK解调器电路对接收的信号进行积分，再采用所述第二高频载波频率发生器产生的600MHz的载波信号对该信号进行采样计数，若持续时间大于5个pulse周期则判断为上升沿，反之则为下降沿。

进一步地，所述信号接收模块还包括前置放大电路，所述前置放大电路与所述Efficient-OOK解调器电路的输入端连接，用于对经过所述隔离通道的输入信号进行放大，并输至所述Efficient-OOK解调器电路。

进一步地，所述信号接收模块还包括驱动器电路，所述驱动器电路与所述Efficient-OOK解调器电路的输出端连接，用于对Efficient-OOK解调器电路解调出来的信号进行驱动放大，以驱动负载。

进一步地，所述隔离通道为隔离栅，所述隔离栅包括设置于所述信号发射模块中的两个差分电容和设置于所述信号接收模块中的两个差分电容。

本发明还提供一种数字隔离器，所述数字隔离器包括上述的数字隔离器电路。

本发明提供的一种基于Efficient-OOK调制解调技术的全新的高性能数字隔离器电路，Efficient-OOK调制解调技术能保证信号传输的质量和可靠性，同时还能保持低功耗。由于对边沿采用OOK的技术，经过放大、积分、比较等处理步骤，一些外界的高频脉冲干扰信号能被积分器有效滤除，保证了传输信号的可靠性和稳定性；另外，相较于OOK技术，不需要在整个高电平都调制高频脉冲信号，能有效的降低功耗。相比于现有的数字隔离器架构，信号传输的可靠性和稳定性更高，功耗更低。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为常规数字隔离器的基本结构；

图2为基于传统OOK技术实现的主要波形；

图3为基于边沿pulse技术实现的主要波形；

图4为本发明的基于Efficient-OOK的数字隔离器电路结构；

图5为本发明的基于Efficient-OOK技术实现的数字隔离器电路上的节点信号波形；

图6为本发明的Efficient-OOK解调器电路结构图；

图7为本发明的Efficient-OOK解调器电路中的节点电压波形图；

图8为本发明的Efficient-OOK调制器电路结构图。

具体实施方式

下面将结合本发明的附图，对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参考图1，附图1中示出了常规数字隔离器的基本结构。主要由调制器10、隔离栅11和解调器12这三个主要模块构成。其中调制器10实现将输入的低频信号调制为可以通过隔离栅的调制信号；隔离栅11主要实现将输入和输出信号隔离的作用，并且同时将输入信号由发射器传递到接收器；解调器12将从隔离栅11接收到的调制信号进行解调，并将输入信号准确恢复出来。

参考图2，附图2中示出了传统OOK技术实现的主要波形。输入信号20为方波信号，经过调制器10后，高电平被调制为高频方波，低电平保持不变，得到调制信号21,调制信号21经过隔离栅11后，被解调器12解调恢复为正常的方波信号，该信号为输出信号22。

该数字隔离器电路的调制器对输入信号电平进行OOK调制，输入为高电平时传递高频载波，低电平时不传信号；隔离栅主要实现隔离的功能，通常由片上SiO₂的电容实现；解调器将高频载波恢复为高电平，低电平保持不变。假如输入信号为50%占空比，并且为中低速频率，OOK调制方式会让整个系统有一半的时间工作在载波高频的频率下，消耗较大的功耗，造成功耗的浪费，若电池供电系统则会缩短待机时间。

参考图3，附图3中示出了边沿pulse技术实现的主要波形。输入信号30为方波信号，经过调制器10后，上升沿被调制为单个高频pulse，下降沿被调制为两个个高频pulse，得到调制信号31,调制信号31经过隔离栅11后，被解调器12解调恢复为正常的方波信号，该信号为输出信号32。

该数字隔离器电路的调制器对输入信号的边沿进行调制，当输入信号为上升沿时，用一个高频pulse调制；下降沿时，用两个高频pulse调制；与OOK一样，隔离栅主要实现隔离的功能，由片上SiO₂的电容实现；解调器检测通过隔离栅传过来的信号，当检测到1个pulse，恢复为上升沿；当检测到两个pulse，恢复为下降沿，这样就实现了信号的隔离传输。由于只是在信号边沿的时候才有高频pulse产生，因此，边沿pulse调制解调技术具有极低的功耗；但同时，若在信号传输过程中出现一些高频干扰脉冲，也会被当做信号处理，造成传输信号出错。

接下来，参考附图4和图5，说明本发明的基于Efficient-OOK调制解调技术的数字隔离器电路。

附图4中示出了本发明提出的Efficient-OOK技术实现的主要架构构成。总体上该数字隔离器电路系统由发射器40和接收器41两块组成，发射器40和接收器41在实际实现中分别各为一颗裸芯，放置两颗互为绝缘的封装基岛上进行合封。发射器40由输入信号整形电路43、边沿检测电路44、Efficient-OOK调制器电路45、第一高频载波频率发生器46、以及隔离栅47的左边两个差分电容组成。输入信号整形电路43将输入信号进行噪声整形，得到干净的方波信号；边沿检测电路44将整形后的方波信号的上升沿和下降沿分别检测出来，发送给后续的Efficient-OOK调制器电路45进行处理；第一高频载波频率发生器46产生600MHz的载波信号；Efficient-OOK调制器电路45对来自边沿检测电路44整形后的信号进行调制，上升沿调制为6个高频pulse，下降沿调制为4个pulse；调制完成的信号送给隔离栅47，发送到接收器41一侧。

接收器41由前置放大电路48、Efficient-OOK解调器电路50、驱动器电路49、第二高频载波频率发生器51、以及隔离栅47的右边两个差分电容组成。前置放大电路48对来自隔离栅47的输入信号进行放大，以便于后级电路进行处理；第二高频载波频率发生器51产生600MHz的载波信号，送至Efficient-OOK解调器电路50；Efficient-OOK解调器电路50先对来自前置放大电路48的信号进行积分，然后用第二高频载波频率发生器51产生的600MHz时钟对该信号进行采样计数，大于5个周期为上升沿，小于5个周期为下降沿。驱动器电路49对Efficient-OOK解调器电路解调出来的信号进行驱动放大，以便于驱动一定负载。

附图5中示出了Efficient-OOK技术实现的几个关键节点信号波形。输入信号60为方波信号，调制器输出同向信号61和调制器输出反向信号62为一对差分信号，在上升沿被调制为6个高频脉冲，在下降沿被调制为4个高频脉冲。输出信号63为经解调驱动后的输出波形，为方波，与输入信号60会有5个高频载波信号周期的延迟，延迟时间为td，td=5*1.66ns=8.3ns；该延迟属正常范围值，与一般的规格无差别。

附图6中示出了Efficient-OOK解调器的电路结构。差分信号52和另一差分信号53接至输入第一NMOS管501和第二NMOS管502的栅极，提取出包络信号，如图7中所示，基准参考信号VREF接至输入第三NMOS管503的栅极，第一PMOS管505和第二PMOS管504作为输入级第一NMOS管501、第二NMOS管502、第三NMOS管503的负载，共同组成输入比较器。包络信号与VREF进行比较放大，得到波形511,接近方波信号，再经运放510和积分电容506组成积分器电路进行积分，滤除一些噪声和抖动后，被反相器电路507转换为一个真正的方波信号512，如图7所示，方波信号512波形的高电平持续时间分别为6个高频脉宽和4个高频脉宽。第二高频载波频率发生器51产生的600MHz时钟信号输入到计时器520，对方波信号512的高电平脉宽进行5次采样，由于6个周期脉宽足够长，在连续5次采样中能采到5次高电平，因此判断为上升边沿；而4个周期脉宽不够长，在连续5次采样中只能采样到4次高电平，因此被判决为下降沿。输出方波54经驱动器电路49后，得到VOUT波形，与VIN波形保持相同。

附图8中示出了Efficient-OOK的调制器电路结构，由边沿检测电路44、脉冲计数器71、第一高频载波频率发生器46和逻辑与门72共同组成。输入信号MOD_IN来自输入信号整形电路43的输出，该信号为整形后的方波形信号，边沿检测电路44对MOD_IN进行边沿检测，并将检测到的边沿信号告知脉冲计数器71，脉冲计数器71根据得到的边沿信号控制第一高频载波频率发生器46发送脉冲的数量，若检测到上升边沿，则发送6个脉冲；若检测到下降边沿，则发送4个脉冲。该输出脉冲信号与MOD_IN进行逻辑与，得到调制好的MOD_OUT信号。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。