本发明提供一种场效应晶体管及制备方法、逻辑门操作实现方法,通过使用α-In-(2)Se-(3)纳米片形成沟道区,利用α-In-(2)Se-(3)受电压控制可以改变面内和面外的铁电极化特性,控制栅极和漏极至少一端的输入电压,可以改变沟道区的阻态来调节源极的输出电流,以根据该输出电流实现逻辑门操作。因此,使用本发明提供的单一的场效应晶体管,就能够实现多种逻辑门操作,这与利用传统的场效应晶体管实现逻辑门操作相比,本发明提供的场效应晶体管器件结构简单,尺寸更小。

一种4晶体管双向异或非门CMOS集成电路,该电路包含：第一N型MOS晶体管NMOS；第一P型MOS晶体管PMOS；第二N型MOS晶体管NMOS；第二P型MOS晶体管PMOS；信号输入端A；信号输入端B；电源电压VDD；XNOR逻辑门输出端；第一金属导线M；第二金属导线M；第三金属导线M；第四金属导线M；精简化的异或非XNOR逻辑门电路,使集成电路的集成度在同等工艺下进一步提升；在电源电压VDD与XNOR逻辑门输出端对调的情况下依然可以输出异或非逻辑,可实现双向异或非门逻辑传输功能,为拓展集成电路功能设计提供支持。

一种驱动电路、数字逻辑电路及相关装置,可用于设计氮化镓工艺的驱动电路以及数字逻辑电路,实现与其他氮化镓工艺器件的集成,并可降低驱动电路以及数字逻辑电路的静态电流。该驱动电路包括：耗尽型氮化镓晶体管(101)、第一增强型氮化镓晶体管(102)和电阻(103),电阻(103)连接于耗尽型氮化镓晶体管(101)的栅极与源极之间,耗尽型氮化镓晶体管(101)的栅极与第一增强型氮化镓晶体管(102)的漏极连接。

本发明公开一种利用全光控忆阻器实现非易失性布尔逻辑的方法,所述忆阻器包括两个电极端口：顶电极和底电极,以及位于两电极间的中间介质层,其特征在于,所述方法为通过所述底电极层或顶电极层输入光信号,其中包括增加所述忆阻器电导的光写入模式和降低所述忆阻器电导的光擦除模式；在所述光写入模式下,所述光信号为紫外光和可见光；在所述光擦除模式下,所述光信号为可见光和近红外光；所述逻辑的输入为忆阻器的初始电导态和光信号；所述逻辑的输出为忆阻器的最终电导态。本发明公开的方法利用的全光信号调控相比电信号调控,具有带宽高,功耗低,串扰小等优点,在实施光电逻辑运算方面具有很大优势。

本发明涉及一种高速串行配置电路结构,包括：一控制器；与所述控制器相连接的配置链路,所述配置链路包括若干依次连接的短配置链,所述短配置链包括若干寄存器,且各所述短配置链的首位相互连接；与各所述短配置链一一对应设置且依次连接的时钟同步控制模块,所述时钟同步控制模块用于控制相对应的所述短配置链的时钟信号有效周期；所述控制器用于产生控制信号控制所述配置链路动作和时序,所述配置链路受控于所述控制信号以实现数据串行移位配置。本发明只需通过增加少量控制电路及端口即可提高串行配置速度和串行移位链的配置时钟频率,其基本原理在于通过配置电路将长配置链截断为多个短配置链,从而消除配置链长度对配置速度的影响。

本发明公开了一种基于阻变器件的全加器函数实现方法,该方法采用五个忆阻器,根据忆阻器的阻值设定忆阻器的两个阻态,定义忆阻器的初始化的逻辑参数、忆阻器的输入和输出以及读写操作后忆阻器的输出,并采用半导体参数分析测试仪中分别对忆阻器施加正向扫描电压和负向扫描电压获取忆阻器阻态转换的阈值电压,基于该阈值电压确定忆阻器的输入的脉宽50微秒的脉冲电压的幅值大小,然后根据要实现的全加器函数初始化各个忆阻器到相应阻态后,对忆阻器进行相应写操作,就能实现该二值一位全加器函数了；优点是简化操作方法,大幅减少器件数量,减少电路面积,降低电路功耗。

本发明实施例公开了一种新型分频器,包括4个规格相同的三输入或非门,所述4个三输入或非门之间环形连接,三输入或非门的输出端连接下一个相邻的三输入或非门的一输入端。本发明仅需一级逻辑门,相比一般需要一个分频器再用与非门或是或非门去合成25%占空比输出的两级做法,可以有效的节省功耗和面积。

本发明公开一种逻辑门的构建方法,本方法使用输出为U型转移特性曲线的MOS管作为逻辑门的基本单元,基本单元的输入端输入包括源极电压、漏极电压、栅极电压在内的输入变量,输入变量的改变使得电荷的注入量发生改变,基本单元的输出端输出包括漏极电流、转移特性曲线、亚阈值摆幅和阈值电压在内的输出变量；单个MOS管独立实现逻辑门或者各MOS管通过串联、并联的方式实现逻辑门。相比传统逻辑门,本方法能够减小电路尺寸,提高面积使用效率,提高应用效率。

本发明公开了一种在连续辐射照射下具有稳定性能的晶体管逻辑电路,包括：输入多发射极晶体管、相位分离晶体管、射极跟随器、输出负载晶体管、可吸收晶体管、电阻器组和附加二极管元件组；附加二极管元件组,分别连接输入多发射极晶体管、相位分离晶体管、射极跟随器、可吸收晶体管、电阻器组；附加二极管元件组包括多个附加二极管元件,用于控制输出端的逻辑电平值,并在连续辐射照射下保持响应速度；一种在连续辐射照射下具有稳定性能的晶体管元件逻辑运算方法,该新型电路的低电平输出电压具有足够低的值,使增益与开关速度能保持稳定。

本发明公开了一种Saldmpn型卤化镍(II)配合物及其制备方法和应用,该配合物属单斜晶系,P2-1/n空间群,其不对称单元由三个中性的Ni～(II)(3,5-Cl-saldmpn)通过卤键参与的多重弱相互作用连接而成,每个Ni～(II)(3,5-Cl-salmen)单元中包含一个Ni(II)中心和一个3,5-Cl-salmen Saldmpn型配体。其制备方法是将3,5-二氯水杨醛与N,N’-双(3-氨丙基)甲胺溶于甲醇中搅拌后,加入硝酸镍(II)进行搅拌过滤,将滤液在室温下挥发得到的晶体洗涤过滤干燥即得。该配合物的应用是作为基于智能手机成像系统的pH传感器及用于构建分子逻辑门的用途。本发明Saldmpn型卤化镍(II)配合物,为前过渡金属席夫碱配合物的电子结构和卤键的调控作用提供了研究模型和数据,构建的抑制型分子逻辑门较已知逻辑门具有pH值调节范围小,灵敏度高、信号区分度好、易操作等特点。