阅读说明：本技术 一种测试微元件电气性能的装置 (Device for testing electric performance of micro-element ) 是由 邢汝博 于 2019-04-18 设计创作，主要内容包括：本申请公开了一种测试微元件电气性能的装置,所述装置包括：阵列设置的多个探针测试单元,所述探针测试单元包括依序层叠的基板单元、第一电极、压电薄膜以及第二电极；其中,所述第一电极和所述第二电极产生电压差构造为控制所述压电薄膜产生形变,相应的控制所述探针测试单元朝一侧弯曲。通过上述方式,本申请能够实现微元件电气性能测试且效率较高。(The application discloses a device for testing electrical performance of a micro-component, the device comprises: the probe testing unit comprises a substrate unit, a first electrode, a piezoelectric film and a second electrode which are sequentially stacked; the first electrode and the second electrode generate voltage difference to control the piezoelectric film to deform, and accordingly the probe test unit is controlled to bend towards one side. Through the mode, the micro-component electrical performance testing device can achieve micro-component electrical performance testing and is high in efficiency.)

一种测试微元件电气性能的装置

技术领域

本申请涉及测试技术领域，特别是涉及一种测试微元件电气性能的装置。

背景技术

在显示面板加工过程中，为降低成本和提高效率，目前一般采用批量转移技术转移微元件。为了保证批量转移的有效性，在批量转移前，一般需要对微元件的电气性能进行测试，以将电气性能不通过的微元件剔除。

本申请的发明人在长期研究过程中发现，由于微元件的电极尺寸较小，表面结构复杂且存在高低起伏等情况；传统的测试装置的测试针尺寸较大，很难实现对微元件的电气性能进行测试；且传统的测试装置单次只能测试单颗或者数颗微元件，效率较低。

发明内容

本申请主要解决的技术问题是提供一种测试微元件电气性能的装置，能够实现微元件电气性能测试且效率较高。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种测试微元件电气性能的装置，所述装置包括：阵列设置的多个探针测试单元，所述探针测试单元包括依序层叠的基板单元、第一电极、压电薄膜以及第二电极；其中，所述第一电极和所述第二电极产生电压差构造为控制所述压电薄膜产生形变，相应的控制所述探针测试单元朝一侧弯曲。

其中，每个所述基板单元背对所述第一电极一侧均内凹以形成减薄区域，所述减薄区域、所述第一电极、所述压电薄膜、所述第二电极一一对应，且每组所述减薄区域、所述第一电极、所述压电薄膜、所述第二电极在所述基板单元上的正投影具有重合区域。

其中，所述基板单元包括：第一基层，设置有多个贯通的孔洞，相邻所述探针测试单元的所述第一基层相互连接；第二基层，位于所述第一基层和所述第一电极之间，且覆盖所述孔洞，所述孔洞对应的所述第二基层形成所述减薄区域，相邻所述探针测试单元的所述第二基层断开，所述第二基层随所述压电薄膜形变而形变。

其中，所述第二基层的厚度为0.5微米-20微米。

其中，所述第一电极和所述压电薄膜为条形，所述压电薄膜的宽度大于所述第一电极的宽度，在宽度方向上，所述压电薄膜覆盖所述第一电极，所述第一电极和所述第二电极被所述压电薄膜完全隔开。

其中，在长度方向上，所述第一电极凸出于所述压电薄膜。

其中，所述探针测试单元还包括：第三电极，自所述第二电极延伸至所述基板单元的第一表面，位于所述基板单元的所述第一表面上的所述第三电极与所述第一电极同层设置，且具有预定间隔。

其中，在行方向上，相邻所述探针测试单元对应的所述第一电极之间彼此断开，相邻所述探针测试单元对应的所述第三电极之间彼此断开；每个所述探针测试单元对应的所述第一电极通过一个第一引线引出，每个所述探针测试单元对应的所述第三电极通过一个第二引线引出，每个所述探针测试单元通过所述第一引线、所述第二引线单独控制。

其中，在行方向上，相邻所述探针测试单元对应的所述第一电极之间通过第一金属线电连接，相邻所述探针测试单元对应的所述第三电极之间通过第二金属线电连接；所有所述探针测试单元对应的所述第一电极通过一个第一引线引出，所有所述探针测试单元对应的所述第三电极通过一个第二引线引出，所有所述探针测试单元通过所述第一引线和所述第二引线统一控制。

其中，所述探针测试单元还包括：接触凸点，位于所述第二电极远离所述压电薄膜一侧，与所述微元件的电极接触。

本申请的有益效果是：区别于现有技术的情况，本申请所提供的测试微元件电气性能的装置包括多个阵列设置的探针测试单元，每个探针测试单元包括依次层叠设置的基板单元、第一电极、压电薄膜以及第二电极；当第一电极和第二电极之间产生电压差时，压电薄膜产生形变，压电薄膜带动第一电极和第二电极发生形变，构造为探针测试单元朝一侧弯曲。通过控制第一电极和第二电极之间的电压差以调节探针测试单元的弯曲程度，保证探针测试单元与微元件的电极接触的可靠性，降低由于微元件的结构设计、晶元翘曲、工艺波动等因素导致的微元件电极高度不一致时探针测试单元虚接问题；在单次测试时可以实现同时对高度不一的多个微元件进行电学性能测试，以提高测试效率。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1为本申请测试微元件电气性能的装置一实施方式的结构示意图；

图2为图1中压电薄膜弯曲后一实施方式的结构示意图；

图3为图1中测试微元件电气性能的装置一实施方式的俯视示意图；

图4为图1中测试微元件电气性能的装置另一实施方式的俯视示意图；

图5为图1中测试微元件电气性能的装置又一实施方式的俯视示意图；

图6为本申请测试微元件电气性能的装置的制备方法一实施方式的流程示意图；

图7为本申请微元件电气性能的测试方法一实施方式的流程示意图；

图8为图7中步骤S201-步骤S203对应的一实施方式的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参阅图1-图2，图1为本申请测试微元件电气性能的装置一实施方式的结构示意图，图2为图1中压电薄膜弯曲后一实施方式的结构示意图，该装置1包括：阵列设置的多个探针测试单元10，探针测试单元10包括依序层叠的基板单元100、第一电极102、压电薄膜104以及第二电极106；其中，第一电极102和第二电极106的材质可以为金属(例如，铝、铜等)，压电薄膜104的材质可以为无机压电材料(例如，石英晶体、压电陶瓷等)或者有机压电材料(例如，偏聚氟乙烯等)或者复合压电材料(例如，有机压电材料中嵌入无机压电材料)。第一电极102和第二电极106产生电压差构造为控制压电薄膜104产生形变，压电薄膜104带动第一电极102和第二电极106发生形变，相应的控制探针测试单元10朝一侧弯曲(如图2所示)。通过控制第一电极102和第二电极106之间的电压差以调节探针测试单元10的弯曲程度，保证探针测试单元10与微元件的电极接触的可靠性，降低由于微元件的结构设计、晶元翘曲、工艺波动等因素导致的微元件电极高度不一致时探针测试单元10虚接问题；在单次测试时可以实现同时对高度不一的多个微元件进行电学性能测试，以提高测试效率。

在一个实施方式中，请继续参阅图1，本申请所提供的探针测试单元10还包括：接触凸点108，位于第二电极106远离压电薄膜104一侧，与微元件的电极接触。接触凸点108可以为圆柱形、棱柱形等，接触凸点108可以保证探针测试单元10与微元件的接触面积，相应地提高探针测试单元10与微元件的电极接触的可靠性。

在又一个实施方式，请继续参阅图1，每个基板单元100背对第一电极102一侧均内凹以形成减薄区域A，其中，减薄区域A、第一电极102、压电薄膜104、第二电极106一一对应，且每组减薄区域A、第一电极102、压电薄膜104、第二电极106在基板单元100上的正投影具有重合区域。当探针测试单元10包括接触凸点108时，接触凸点108在基板单元100上的投影可以位于该重合区域的中心。上述减薄区域A可以使得基板单元100上方的层叠的第一电极102、压电薄膜104、第二电极106形成架空的梁结构，在电压差的作用下，压电薄膜104更容易带动第一电极102、第二电极106产生形变。

在一个应用场景中，请继续参阅图1，基板单元100包括：第一基层1000和第二基层1002；其中，第一基层1000设置有多个贯通的孔洞B，相邻探针测试单元10的第一基层1000相互连接，即该装置1中的所有第一基层1000相互连接，形成一整块板状结构。第二基层1002位于第一基层1000和第一电极102之间，且覆盖孔洞B，孔洞B对应的第二基层1002形成减薄区域A，相邻探针测试单元10的第二基层1002断开，该第二基层1002可以跟随其对应的压电薄膜104一起发生形变。一方面，该第一基层1000和第二基层1002层叠的设计方式、以及相邻第一基层1000之间相互连接的设计方式可以使得基板单元100的制备更为简单；另一方面，相邻探针测试单元10的第二基层1002之间断开的设计方式，可以降低相邻探针测试单元10在形变时互相之间的影响，降低第二基层1002断裂的概率。当然，在其他应用场景中，当第一电极102的机械强度足够高时，也可不设置第二基层1002。

在本实施例中，第二基层1002的厚度为0.5微米-20微米，例如，0.5微米、5微米、10微米、20微米等。该设计方式可以使得第二基层1002在压电薄膜104的带动下足以发生形变。

在另一个实施方式中，请参阅图3，图3为图1中测试微元件电气性能的装置一实施方式的俯视示意图。第一电极102和压电薄膜104为条形，压电薄膜104的宽度大于第一电极102的宽度，在宽度方向上，压电薄膜104完全覆盖第一电极102，第一电极102和第二电极106被压电薄膜104完全隔开。在本实施例中，压电薄膜104宽度超出第一电极102的部分可以延伸至基板单元100(例如，第一基层1000)表面。此外，第一电极102的长度可以大于压电薄膜104的长度，在长度方向上，第一电极102具有凸出于压电薄膜104的端部，该端部可以方便后期引线，即便于后期将第一电极102连接至第一电源电压V1。此时，为了使第一电极102与第二电极106绝缘，第二电极106的长度可以小于等于压电薄膜104的长度，相应的控制第二电极106与第一电极102不会接触并短路。由于在宽度方向上，第一电极102已经被压电薄膜104覆盖，因此此时第二电极106的宽度可以小于或者等于或者大于压电薄膜104的宽度。

在另一个实施方式中，请继续参阅图3，在本实施例中，探针测试单元10还包括：第三电极101，自第二电极106延伸至基板单元100的第一表面(未标示)，位于基板单元100的第一表面上的第三电极101与第一电极102同层设置，且具有预定间隔，该预定间隔的设置可以避免第一电极102与第三电极101之间发生短路。在本实施例中，第二电极106和第三电极101没有明显区分，可在形成第二电极106的时候同时形成第三电极101，该第三电极101的设置可以便于后期引线，即便于后期将第二电极106连接至第二电源电压V2。

在一个应用场景中，请继续参阅图3，在行方向X或列方向Y上，相邻探针测试单元10对应的第一电极102之间彼此断开，相邻探针测试单元10对应的第三电极101之间彼此断开；每个探针测试单元10对应的第一电极102通过一个第一引线103引出，第一电极102通过第一引线103连接至第一电源电压V1，每个探针测试单元10对应的第三电极101通过一个第二引线105引出，第二电极106通过第三电极101和第二引线105连接至第二电源电压V2。在该行方向X或列方向Y上，每个探针测试单元10通过第一引线103、第二引线105单独控制，相邻探针测试单元10所连接的第一电源电压V1的电压值可以相同或者不同，相邻探针测试单元10所连接的第二电源电压V2的电压值可以相同或者不同。此时，每个探针测试单元10可根据其对应的微元件的电极高度适应性调整其弯曲程度。

在另一个应用场景中，请参阅图4，图4为图1中测试微元件电气性能的装置另一实施方式的俯视示意图。在本实施例中，在行方向X或列方向Y上，相邻探针测试单元10对应的第一电极102之间通过第一金属线200电连接，相邻探针测试单元10对应的第三电极101之间通过第二金属线202电连接；所有探针测试单元10对应的第一电极102通过一个第一引线204引出，第一电极102通过第一引线204连接至第一电源电压V3；所有探针测试单元10对应的第三电极101通过一个第二引线206引出，第二电极106通过第三电极101和第二引线206连接至第二电源电压V4。在该行方向X或列方向Y上，所有探针测试单元10通过第一引线204和第二引线206统一控制，相邻探针测试单元10所接收的第一电源电压V3相同，相邻探针测试单元10所接收的第二电源电压V4相同，该控制方式可以使得控制过程更为简单。此时，为了保证该行方向上所有探针测试单元10与其对应的微元件的电极接触良好，此时第一电源电压V3和第二电源电压V4的大小由距离探针测试单元10最远的微元件的电极决定。

在又一个应用场景中，请参阅图5，图5为图1中测试微元件电气性能的装置又一实施方式的俯视示意图。在本实施例中，该装置1b中的所有相邻探针测试单元10对应的第一电极102之间通过第一金属线300电连接，所有探针测试单元10对应的第一电极102通过一个第一引线304引出，第一电极102通过第一引线304连接至第一电源电压V5。该装置1b中的所有相邻探针测试单元10对应的第三电极101之间通过第二金属线302电连接，所有探针测试单元10对应的第三电极101通过一个第二引线306引出，第二电极106通过第三电极101和第二引线306连接至第二电源电压V6。在该整个装置1b中所有探针测试单元10通过第一引线304和第二引线306统一控制，所有探针测试单元10所接收的第一电源电压V5相同，所有探针测试单元10所接收的第二电源电压V6相同。此时，为了保证所有探针测试单元10与其对应的微元件的电极接触良好，此时第一电源电压V5和第二电源电压V6的大小由距离探针测试单元10最远的微元件的电极决定。

请参阅图6，图6为本申请测试微元件电气性能的装置的制备方法一实施方式的流程示意图，该制备方法包括：

S101：在阵列设置的多个基板单元的表面形成第一电极。具体地，可采用蚀刻或者lift-off(剥离)等工艺在多个基板单元的表面形成第一电极；相邻基板单元对应的第一电极之间彼此断开。需要说明的是，此处所指的断开是指第一电极膜层上的断开，并非电性连接方面所指的断开。

S102：在第一电极远离基板单元一侧形成压电薄膜。具体地，可在第一电极远离基板单元表面沉积形成一整层压电薄膜，然后经光刻、干法蚀刻(或湿法蚀刻)形成图案化的压电薄膜，相邻基板单元对应的压电薄膜之间彼此断开。

S103：在压电薄膜远离第一电极一侧形成第二电极；其中，依序层叠设置的一组基板单元、第一电极、压电薄膜以及第二电极形成一个探针测试单元，第一电极和第二电极产生电压差构造为控制压电薄膜产生形变，相应地控制探针测试单元朝一侧弯曲。具体地，可采用蚀刻或者lift-off(剥离)等工艺在压电薄膜表面形成第二电极。

在一个实施方式中，上述步骤S103之后，本申请所提供的制备方法还包括：在第二电极远离压电薄膜一侧形成接触凸点；接触凸点可通过lift-off(剥离)工艺形成。

在另一个实施方式中，当基板单元的结构如图1中所示时，即包含第一基层和第二基层时，上述步骤S102之前包括：提供第一基层(例如，硅基层)；在第一基层表面形成第三基层(例如，氧化硅基层)，蚀刻第三基层，第三基层分割为多个相互独立的第二基层。上述步骤S101具体包括：在阵列设置的多个第二基层的表面形成第一电极。上述步骤S103之后，本申请所提供的制备方法还包括：在第一基层背离第一电极一侧蚀刻形成贯通的孔洞，该孔洞与第二基层一一对应，且该孔洞的大小小于第二基层的大小。

请参阅图7-图8，图7为本申请微元件电气性能的测试方法一实施方式的流程示意图，图8为图7中步骤S201-步骤S203对应的一实施方式的结构示意图。本申请所指的微元件可以是微LED芯片等，该LED芯片可以是垂直型LED芯片，也可以是横向型LED芯片，下面以垂直型LED芯片为例说明，该测试方法包括：

S201：提供导电基板40，导电基板40上设置有多个阵列排布的微元件42a、42b、42c。具体地，如图8a所示。多个微元件42a、42b、42c的其中一个电极与导电基板40接触，且多个微元件42a、42b、42c的高度可以不一致，例如，微元件42b的高度小于微元件42a和42c的高度。

S202：将测试微元件电气性能的装置1中的多个探针测试单元10a、10b、10c与多个微元件42a、42b、42c对位，一个探针测试单元10a或10b或10c对应一个微元件42a或42b或42c。具体地，如图8b所示

S203：将装置1靠近导电基板40，当装置1与导电基板40上的一个微元件42a或42b或42c的距离小于阈值时，装置1中的多个探针测试单元10a、10b、10c中的第一电极102连接至第一电源电压，装置1中的多个探针测试单元10a、10b、10c中的第二电极106连接至第二电源电压，压电薄膜104在电压差的驱动下向微元件42a、42b、42c一侧弯曲，相应的接触凸点108与微元件42a或42b或42c的另一个电极接触。具体地，如图8c所示，在本实施例中，微元件42b的高度小于微元件42a和42c的高度，此时，微元件42b对应的探针测试单元10b的形变大于其他两个，探针测试单元10b对应的电压差大于其他两个，或者所有探针测试单元10a、10b、10c的电压差均为此时探针测试单元10b与微元件42b接触所需的电压差。

S204：对多个微元件42a、42b、42c进行电气性能测试。此时，导电临时基板40和接触凸点108同时施加测试电压/测试电流至微元件42a、42b、42c的两个电极，此时接触凸点108与第二电极106的电压相同。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。