一种基于Si/SiC混合开关的优化方法及系统

文档序号:1025002 发布日期:2020-10-27 浏览:7次 >En<

阅读说明:本技术 一种基于Si/SiC混合开关的优化方法及系统 (Si/SiC hybrid switch-based optimization method and system ) 是由 戴瑜兴 彭子舜 朱方 曾国强 张正江 闫正兵 王环 胡文 章纯 黄世沛 于 2020-06-10 设计创作,主要内容包括:本发明涉及一种基于Si/SiC混合开关的优化方法及系统,包括:根据延时时间、变化步长和最优延时时间更新变化步长;延时时间为基于Si/SiC混合开关的开通或关断的延时时间;根据延时时间和更新后的变化步长更新延时时间;将更新后的延时时间输入到基于Si/SiC混合开关的逆变器中计算逆变器的效率,将效率定义为适应值;若适应值比最优延时时间对应的适应值小,则用延时时间更新最优延时时间;若迭代次数ite小于设定最大迭代次数时,ite=ite+1,返回步骤“根据延时时间、变化步长和最优延时时间更新变化步长”;若迭代次数ite等于设定最大迭代次数时,输出最优延时时间;从而实现基于Si/SiC混合开关的自适应效率优化,减少基于Si/SiC混合开关的总损耗。(The invention relates to an optimization method and system based on a Si/SiC hybrid switch, which comprises the following steps: updating the change step length according to the delay time, the change step length and the optimal delay time; the delay time is based on the on or off delay time of the Si/SiC hybrid switch; updating the delay time according to the delay time and the updated change step length; inputting the updated delay time into an inverter based on a Si/SiC hybrid switch to calculate the efficiency of the inverter, and defining the efficiency as an adaptive value; if the adaptive value is smaller than the adaptive value corresponding to the optimal delay time, updating the optimal delay time by using the delay time; if the iteration time ite is less than the set maximum iteration time, the method returns to the step of updating the change step length according to the delay time, the change step length and the optimal delay time, wherein the ite is equal to the ite &#43; 1; if the iteration time ite is equal to the set maximum iteration time, outputting the optimal delay time; therefore, the self-adaptive efficiency optimization based on the Si/SiC hybrid switch is realized, and the total loss based on the Si/SiC hybrid switch is reduced.)

一种基于Si/SiC混合开关的优化方法及系统

技术领域

本发明涉及开关优化技术领域,特别是涉及一种基于Si/SiC混合开关的优化方法及系统。

背景技术

硅基绝缘栅双极型晶体管(SiIGBT)/碳化硅基金属-氧化物半导体场效应晶体管(SiCMOSFET)混合开关,简称Si/SiC混合开关,包括小容量SiC MOSFET和大容量SiIGBT并联运行,不仅在成本/性能的权衡方面具有优势,而且该开关具有更高的冗余,它被认为是逆变器高效、低成本应用的关键促成因素。通常,SiCMOSFET需采用先开后关的开关模式,以实现Si/SiC混合开关的最小开关损耗效果,这意味着SiCMOSFET和SiIGBT之间存在延迟时间。延迟时间可以改变Si/SiC混合开关的开关特性以及其内部器件的导通时间,从而可以改变Si/SiC混合开关的总损耗。

近年来,有许多报告侧重于减少在DC/DC变换器应用背景下的Si/SiC混合开关总损耗,在这些应用背景下,固定的延时时间能有效实现Si/SiC混合开关的最优损耗。然而,在逆变器应用中,由于电流时变特性,使得SiIGBT和 SiCMOSFET的开关损耗和导通损耗随时间而变化。这意味着采用固定的延迟时间不能保证Si/SiC混合开关在逆变器应用中的总损耗的最小化。

为了在逆变器应用背景下,进一步降低Si/SiC混合开关的总损耗以实现逆变器更高效率运行,可利用Si/SiC混合开关的损耗模型,设计最优可变延迟时间。然而,建立Si/SiC混合开关损耗模型的前提是获取准确的器件结温、常温下的器件等效电阻值、电流波形具体参数、并且还需要建立精准的双脉冲实验平台,所以该模型的建立极其复杂且费时,这使得最优可变延时时间难以获取。

发明内容

基于此,本发明的目的是提供一种基于Si/SiC混合开关的优化方法及系统,通过调整Si/SiC混合开关的内部延迟时间,以减少Si/SiC混合开关的总损耗。

为实现上述目的,本发明提供了如下方案:

一种基于Si/SiC混合开关的优化方法,该方法包括:

初始化延时时间、延时时间的变化步长、最优延时时间和迭代次数ite,所述延时时间为基于Si/SiC混合开关的开通或关断的延时时间;

根据所述延时时间、所述变化步长和所述最优延时时间更新所述变化步长;

根据所述延时时间和更新后的所述变化步长更新所述延时时间;

将更新后的所述延时时间输入到基于Si/SiC混合开关的逆变器中计算所述逆变器的效率,将所述效率定义为适应值;

若所述适应值比所述最优延时时间对应的适应值小,则用所述延时时间更新所述最优延时时间;

若迭代次数ite小于设定最大迭代次数时,ite=ite+1,返回步骤“根据所述延时时间、所述变化步长和所述最优延时时间更新所述变化步长”;

若迭代次数ite等于设定最大迭代次数时,输出所述最优延时时间。

可选的,所述更新所述变化步长的公式为:

Figure BDA0002532646700000021

其中,vij(ite)表示所述变化步长,vij(ite+1)表示更新后的所述变化步长,xij(ite)表示所述延时时间, fmin表示最小频率值,fmax表示最大频率值,rand1表示[0,1]区间内的随机数,

Figure BDA0002532646700000022

表示所述最优延时时间,xij(ite)=(xi1(ite),xi2(ite),...,xin(ite)), vij(ite)=(vi1(ite),vi2(ite),...,vin(ite)),i=1,2,...,N,i表示延时时间的数目,j表示延时时间的维度,N表示延时时间的最大维度。

可选的,所述更新所述延时时间具体包括:若rand2≤li,则 xij(ite+1)=xij(ite)+vij(ite+1),否则,xij(ite+1)=xij(ite)+rand3Ai;xij(ite+1)表示更新后的所述延时时间,rand2和rand3表示[0,1]区间内的随机数,li表示延时时间的局部搜索率,Ai表示延时时间的平均幅值。

可选的,所述适应值表示为:

其中,PaDC表示直流侧平均功率,PaAC表示交流侧平均功率;Udc表示直流侧电压和Iac表示直流侧电流;U表示α静止坐标系下的输出电压,U表示β静止坐标系下的输出电压;I表示α静止坐标系下的输出电流,I表示β静止坐标系下的的输出电流;To表示获取设定范围内平均功率时逆变器的运行时间,t表示时间。

本发明还提供了一种基于Si/SiC混合开关的优化系统,该系统包括:

初始化模块,用于初始化延时时间、延时时间的变化步长、最优延时时间和迭代次数ite,所述延时时间为基于Si/SiC混合开关的开通或关断的延时时间;

变化步长更新模块,用于根据所述延时时间、所述变化步长和所述最优延时时间更新所述变化步长;

延时时间更新模块,用于根据所述延时时间和更新后的所述变化步长更新所述延时时间;

适应值定义模块,用于将更新后的所述延时时间输入到基于Si/SiC混合开关的逆变器中计算所述逆变器的效率,并将所述效率定义为适应值;

最优延时时间更新模块,用于若所述适应值比所述最优延时时间对应的适应值小,则用所述延时时间更新所述最优延时时间;

返回执行模块,用于当迭代次数ite小于设定最大迭代次数时,ite=ite+1,执行“变化步长更新模块”;

最优延时时间输出模块,用于当迭代次数ite等于设定最大迭代次数时,输出所述最优延时时间。

可选的,所述更新所述变化步长的公式为:

Figure BDA0002532646700000031

其中,vij(ite)表示所述变化步长,vij(ite+1)表示更新后的所述变化步长,xij(ite)表示所述延时时间,fmin表示最小频率值,fmax表示最大频率值,rand1表示[0,1]区间内的随机数,

Figure BDA0002532646700000032

表示所述最优延时时间,xij(ite)=(xi1(ite),xi2(ite),...,xin(ite)), vij(ite)=(vi1(ite),vi2(ite),...,vin(ite)),i=1,2,...,N,i表示延时时间的数目,j表示延时时间的维度,N表示延时时间的最大维度。

可选的,所述更新所述延时时间具体包括:若rand2≤li,则 xij(ite+1)=xij(ite)+vij(ite+1),否则,xij(ite+1)=xij(ite)+rand3Ai;xij(ite+1)表示更新后的所述延时时间,rand2和rand3表示[0,1]区间内的随机数,li表示延时时间的局部搜索率,Ai表示延时时间的平均幅值。

可选的,所述适应值表示为:

其中,PaDC表示直流侧平均功率,PaAC表示交流侧平均功率;Udc表示直流侧电压和Iac表示直流侧电流;U表示α静止坐标系下的输出电压,U表示β静止坐标系下的输出电压;I表示α静止坐标系下的输出电流,I表示β静止坐标系下的的输出电流;To表示获取设定范围内平均功率时逆变器的运行时间,t表示时间。

根据本发明提供的具体实施例,本发明公开了以下技术效果:

本发明将更新后的延时时间输入到基于Si/SiC混合开关的逆变器中计算逆变器的效率,并将此效率定义为适应值,根据适应值判断是否对基于Si/SiC 混合开关的最优延时时间进行更新,从而实现基于Si/SiC混合开关的自适应效率优化,减少基于Si/SiC混合开关的总损耗。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。

图1为本发明实施例一种基于Si/SiC混合开关的优化方法流程示意图;

图2为本发明实施例一种基于Si/SiC混合开关的单相逆变器的逻辑结构示意图;

图3为本发明实施例蝙蝠算法粒子位置编码示意图;

图4为本发明实施例实时优化原理图;

图5为本发明实施例一种基于Si/SiC混合开关的优化系统结构示意图。

具体实施方式

下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

本发明的目的是提供一种基于Si/SiC混合开关的优化方法及系统,通过调整Si/SiC混合开关的内部延迟时间,以减少Si/SiC混合开关的总损耗。

为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。

本发明中的优化方法为自适应效率优化方法,采用集群智能算法实时优化 Si/SiC混合开关的内部延时时间达到降低损耗目的。实施例以集群智能算法中的“蝙蝠(BA)算法”为例进行说明。

图1为本发明一种基于Si/SiC混合开关的优化方法流程示意图,如图1 所示,该方法包括:

步骤101:初始化延时时间、延时时间的变化步长、最优延时时间和迭代次数ite,所述延时时间为基于Si/SiC混合开关的开通或关断的延时时间。

步骤102:根据所述延时时间、所述变化步长和所述最优延时时间更新所述变化步长。

步骤103:根据所述延时时间和更新后的所述变化步长更新所述延时时间。

步骤104:将更新后的所述延时时间输入到基于Si/SiC混合开关的逆变器中计算所述逆变器的效率,将所述效率定义为适应值。

步骤105:判断所述适应值是否比所述最优延时时间对应的适应值小,若是则执行步骤106。若否执行步骤107。

步骤106:用所述延时时间更新所述最优延时时间。

步骤107:判断迭代次数ite是否小于设定最大迭代次数,若是则执行步骤108,然后返回步骤102;若否执行步骤109。

步骤108:ite=ite+1。

步骤109:判断迭代次数ite是否等于设定最大迭代次数,若是则执行步骤110,若否,则执行步骤108。

步骤110:输出所述最优延时时间。

其中,步骤102中,更新变化步长的公式为:

其中,vij(ite)表示所述变化步长,vij(ite+1)表示更新后的所述变化步长, xij(ite)表示所述延时时间,fmin表示最小频率值,fmax表示最大频率值,rand1表示[0,1]区间内的随机数,表示所述最优延时时间, xij(ite)=(xi1(ite),xi2(ite),...,xin(ite)),vij(ite)=(vi1(ite),vi2(ite),...,vin(ite)),i=1,2,...,N, i表示延时时间的数目,j表示延时时间的维度,N表示延时时间的最大维度。

其中,步骤103中更新延时时间具体包括:若rand2≤li,则 xij(ite+1)=xij(ite)+vij(ite+1),否则,xij(ite+1)=xij(ite)+rand3Ai;xij(ite+1)表示更新后的所述延时时间,rand2和rand3表示[0,1]区间内的随机数,li表示延时时间的局部搜索率,Ai表示延时时间的平均幅值。

其中,步骤104中适应值的计算函数为:

其中,PaDC表示直流侧平均功率,PaAC表示交流侧平均功率,Udc表示直流侧电压和Iac表示直流侧电流,U表示α静止坐标系下的输出电压,U表示β静止坐标系下的输出电压,I表示α静止坐标系下的输出电流,I表示β静止坐标系下的的输出电流,To表示获取设定范围内平均功率时逆变器的运行时间,t表示时间。

步骤104具体还包括,将延时时间输入到SPWM调制策略中,然后通过 SPWM调制策略输出驱动Si/SiC混合开关的驱动信号(其中VGS为SiC MOSFET驱动信号,VGE为SiIGBT驱动信号),并使单相逆变器运行以获取其输入/输出电压和输入/输出电流信号,再结合适应值的计算函数计算出对应的适应值。并根据适应值进行延时时间的全局更新和局部更新,其中,全局更新包括:若F(ite+1)<F(ite)&(rand<Ai),则xij(ite+1)=xij(ite+1),F(ite+1)=F(ite+1),否则xij(ite+1)=xij(ite),F(ite+1)=F(ite)。局部更新包括:若F(ite+1)<Fmin(ite),则

Figure BDA0002532646700000071

Fmin(ite+1)=Fmin(ite+1),否则Fmin(ite+1)=Fmin(ite)。其中,F(ite)代表单个延时时间所对应的适应值,Fmin(ite)代表最优延时时间对应的适应值,rand表示随机数。

本发明中Si/SiC混合开关由大容量SiIGBT和小容量SiCMOSFET并联组成。本实施例以基于Si/SiC混合开关的单相全桥逆变器为应用背景,建立了依赖于本发明一种基于Si/SiC混合开关的优化方法的实时优化模型,该模型如图2所示,包括直流源Udc、基于Si/SiC混合开关的单相全桥逆变拓扑、LC 低通滤波器、负载R和BA算法。单相全桥逆变拓扑可将直流电转变成不同频率的交流电;LC低通滤波器主要滤除输出电压和电流中的高次谐波。

如图3所示,驱动Si/SiC混合开关的驱动信号(其中VGS为SiCMOSFET 驱动信号,VGE为SiIGBT驱动信号)。一般采用SiCMOSFET先开通后关断的开关模式以实现该混合开关的最小开关损耗,这意味着SiCMOSFET和Si IGBT之间存在内部延迟时间(开通延迟时间为ton_d,关断延迟时间为toff_d),而通过调整内部延迟时间,可以改变Si/SiC混合开关的总损耗。将开通延时时间(ton_d)设为0,只优化关断延时时间(toff_d)。初始化的延时时间包括n维toff_d,初始化的变化步长包括n维toff_d的变化量,ite=0。该优化方法为蝙蝠算法,主要靠自身的粒子(延时时间)群体进行优化,该群体中单个粒子速度(延时时间的变化步长)和位置(延时时间)分别代表四分之一个调制周期内n次变化的延时时间及其变化步长。由于电流的对称性,只需在电流周期的四分之一内优化延迟时间即可通过复制该区域的延时时间以扩充到整个周期;延迟时间变化n次,则粒子需要n个维度来实现优化。如图4所示,图4的横坐标为时间,纵坐标为电流,只需在四分之一周期内优化延迟时间,其余周期通过对称特性赋值即可,toff_d0,toff_d1,toff_d2,toff_d3分别代表四分之一个周期内四个不同的延时时间,每个延时时间用4个维度来实现优化。

本发明通过采用BA算法实时调整Si/SiC混合开关的内部延迟时间,以实现Si/SiC混合开关的低损耗运行,从而进一步提高单相逆变器的效率。

图5为本发明一种基于Si/SiC混合开关的优化系统结构示意图,如图所示,该系统包括:

初始化模块201,用于初始化延时时间、延时时间的变化步长、最优延时时间和迭代次数ite,所述延时时间为基于Si/SiC混合开关的开通或关断的延时时间;

变化步长更新模块202,用于根据所述延时时间、所述变化步长和所述最优延时时间更新所述变化步长;

所述更新所述变化步长的公式为:

Figure BDA0002532646700000081

其中,vij(ite)表示所述变化步长,vij(ite+1)表示更新后的所述变化步长,xij(ite)表示所述延时时间,fmin表示最小频率值,fmax表示最大频率值,rand1表示[0,1]区间内的随机数,表示所述最优延时时间,xij(ite)=(xi1(ite),xi2(ite),...,xin(ite)), vij(ite)=(vi1(ite),vi2(ite),...,vin(ite)),i=1,2,...,N,i表示延时时间的数目,j表示延时时间的维度,N表示延时时间的最大维度。

延时时间更新模块203,用于根据所述延时时间和更新后的所述变化步长更新所述延时时间;

所述更新所述延时时间具体包括:若rand2≤li,则xij(ite+1)=xij(ite)+vij(ite+1),否则,xij(ite+1)=xij(ite)+rand3Ai;xij(ite+1)表示更新后的所述延时时间,rand2和rand3表示[0,1]区间内的随机数,li表示延时时间的局部搜索率,Ai表示延时时间的平均幅值。

适应值计算模块204,用于将更新后的所述延时时间输入到基于Si/SiC混合开关的逆变器中计算所述逆变器的效率,并将所述效率定义为适应值。

所述适应值函数表示为:

Figure BDA0002532646700000083

其中,PaDC表示直流侧平均功率,PaAC表示交流侧平均功率;Udc表示直流侧电压和Iac表示直流侧电流;U表示α静止坐标系下的输出电压,U表示β静止坐标系下的输出电压;I表示α静止坐标系下的输出电流,I表示β静止坐标系下的的输出电流;To表示获取设定范围内平均功率时逆变器的运行时间,t 表示时间。该适应值函数用以评估当前迭代时的toff_d性能。

最优延时时间更新模块205,用于若所述适应值比所述最优延时时间对应的适应值小,则用所述延时时间更新所述最优延时时间。

判断模块206,用于当迭代次数ite小于设定最大迭代次数时,ite=ite+1,返回变化步长更新模块202。

最优延时时间输出模块207,用于当迭代次数ite等于设定最大迭代次数时,输出所述最优延时时间。

本发明将更新后的延时时间输入到基于Si/SiC混合开关的逆变器中计算逆变器的效率,并将此效率定义为适应值,根据适应值判断是否对基于Si/SiC 混合开关的最优延时时间进行更新,调整Si/SiC混合开关的内部延迟时间,从而实现基于Si/SiC混合开关的自适应效率优化,减少基于Si/SiC混合开关的总损耗。

本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。

14页详细技术资料下载
上一篇:一种医用注射器针头装配设备
下一篇:共形摩擦纳米发电机单体、共形结构及独立收集器

网友询问留言

已有0条留言

还没有人留言评论。精彩留言会获得点赞!

精彩留言,会给你点赞!

技术分类