阅读说明：本技术 一种自校准过零比较器及直流变换电路 (Self-calibration zero-crossing comparator and direct-current conversion circuit ) 是由 龚坤林 于 2020-09-04 设计创作，主要内容包括：本发明公开了一种自校准过零比较器及直流变换电路。所述自校准过零比较器包括：第一比较模块、逻辑模块、补偿模块与第二比较模块；所述第一比较模块用于比较所述参考电压和所述采样电压的大小,并输出状态信号；逻辑模块用于根据所述状态信号产生逻辑控制信号；补偿模块用于偏置所述第一电源信号产生偏置信号,并根据所述逻辑控制信号对所述采样电压进行补偿产生补偿信号；第二比较模块用于比较所述偏置信号与所述补偿信号的大小,并输出过零比较信号。本发明可以在不增加成本的基础上,提高过零比较器的精度。(The invention discloses a self-calibration zero-crossing comparator and a direct current conversion circuit. The self-calibrating zero-crossing comparator comprises: the device comprises a first comparison module, a logic module, a compensation module and a second comparison module; the first comparison module is used for comparing the reference voltage with the sampling voltage and outputting a state signal; the logic module is used for generating a logic control signal according to the state signal; the compensation module is used for biasing the first power supply signal to generate a bias signal and compensating the sampling voltage according to the logic control signal to generate a compensation signal; the second comparison module is used for comparing the sizes of the offset signal and the compensation signal and outputting a zero-crossing comparison signal. The invention can improve the precision of the zero-crossing comparator on the basis of not increasing the cost.)

一种自校准过零比较器及直流变换电路

技术领域

本发明实施例涉及过零检测技术领域，尤其涉及一种自校准过零比较器及直流变换电路。

背景技术

在DC-DC电路中，对系统的功率效率要求很高。为了兼顾重载和轻载两种情况，DC-DC电源一般在重载的时候采用脉冲宽度调制（Pulse Width Modulation，PWM）控制方式，在固定频率下通过调节占空比来调整输出；在轻载的时候电源可以采用脉冲频率调制（PulseFrequency Modulation，PFM）的控制方式，通过降低开关频率来提高效率。当负载电流较大时，系统工作在连续电流模式（Continuous Conduction Mode，CCM），电感电流为平均值等于负载电流的三角波；当负载电流减小到一定程度时，电感电流的三角波有部分会到零以下。为防止反向电感电流造成的能量损耗，需要在电感电流为零时关断开关管。因此，需要过零比较电路来检测电感电流是否为零。

当电感电流下降到零时，采样点的采样电压为零。因此，现有的过零检测电路通常是利用比较器直接将采样点的采样电压与零信号进行比较，若检测到采样点的电压大于零，即认为电感电流进入负电流区域，需要关闭开关管。由于比较器自身的精度和延时问题会导致过零检测的不准确，而要提高精度在芯片设计时需要付出极大的代价，且如果要减小比较器和整个线路的延时，往往需要付出功耗和电路可靠性的代价。因此，现有的过零比较器的精度和成本之间存在矛盾关系。

发明内容

本发明实施例提供了一种自校准过零比较器及直流变换电路，以在不增加成本的基础上，提高过零比较器的精度。

第一方面，本发明实施例提供了一种自校准过零比较器，所述自校准过零比较器包括：第一比较模块、逻辑模块、补偿模块与第二比较模块；

所述第一比较模块的第一输入端接入参考电压，所述第一比较模块的第二输入端接入采样电压，并作为所述自校准过零比较器的输入端；所述第一比较模块用于比较所述参考电压和所述采样电压的大小，并输出状态信号；

所述逻辑模块的输入端与所述第一比较模块的输出端电连接；所述逻辑模块用于根据所述状态信号产生逻辑控制信号；

所述补偿模块的第一输入端接入第一电源信号，所述补偿模块的第二输入端接入所述采样电压，所述补偿模块的控制输入端与所述逻辑模块的输出端电连接；所述补偿模块用于偏置所述第一电源信号产生偏置信号，并根据所述逻辑控制信号对所述采样电压进行补偿产生补偿信号；

所述第二比较模块的第一输入端与所述补偿模块的第二输出端电连接，所述第二比较模块的第二输入端与所述补偿模块的第一输出端电连接，所述第二比较模块的输出端作为所述自校准过零比较器的输出端；所述第二比较模块用于比较所述偏置信号与所述补偿信号的大小，并输出过零比较信号。

可选地，所述逻辑控制信号包括n位逻辑控制信号；其中，n为大于或等于4的整数；

所述补偿模块包括：第一晶体管、第二晶体管、第一上拉电源、第一电流镜、第二电流镜、第一电阻与补偿单元组；其中，所述补偿单元组包括串联连接的n个补偿单元，每个所述补偿单元包括一个控制端，并作为所述补偿单元组的控制端；

所述第一晶体管的栅极为所述补偿模块的第一输入端，所述第一晶体管的第一极和所述第二晶体管的第一极均接入所述第一电源信号，所述第一晶体管的第二极与所述第一电阻的第二端电连接；所述第一电阻的第一端与所述第一电流镜的第二端电连接，并作为所述补偿模块的第一输出端；所述第一上拉电源的输出端分别与所述第一电流镜的第一端和所述第二电流镜的第一端电连接；所述第二晶体管的栅极为所述补偿模块的第二输入端；所述补偿单元组的第一端与所述第二电流镜的第二端电连接，并作为所述补偿模块的第二输出端；所述补偿单元组的第二端与所述第二晶体管的第二极电连接，所述补偿单元组的n个控制端与所述n位逻辑控制信号一一对应电连接。

可选地，所述补偿单元还包括：补偿电阻和补偿晶体管；所述补偿电阻和所述补偿晶体管并联连接；在所述补偿单元的支路上，沿与电流流向相反的方向，第m个所述补偿单元中的补偿电阻的阻值为第m-1个所述补偿单元中补偿电阻的阻值的2倍；其中，2≤m≤n，m为整数。

可选地，所述第一比较模块包括：第一或非门、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第二上拉电源、第三电流镜与第一非门组；其中，所述第一非门组包括奇数个串联连接的非门；

所述第三晶体管的第一极为所述第一比较模块的第二输入端；所述第一或非门的第一端接入第一驱动信号，所述第一或非门的第二端接入第二驱动信号，所述第一或非门的输出端与所述第三晶体管的栅极电连接；所述第三晶体管的第二极与所述第四晶体管的栅极电连接；所述第四晶体管的第一极分别与所述第五晶体管的第一极、所述第五晶体管的栅极和所述第六晶体管的栅极电连接；所述第二上拉电源的输出端分别与所述第五晶体管的第二极和所述第六晶体管的第二极电连接；所述第六晶体管的第一极分别与所述第七晶体管的第一极和所述第一非门组的第一端电连接；所述第七晶体管的栅极为所述第一比较模块的第一输入端；所述第三电流镜的第一端分别与所述第四晶体管的第二极和所述第七晶体管的第二极电连接，所述第三电流镜的第二端接入所述第一电源信号；所述第一非门组的第二端为所述第一比较模块的输出端。

可选地，所述第一比较模块还包括：第一电容；

所述第一电容的第一端分别与所述第三晶体管的第二极和所述第四晶体管的栅极电连接，所述第一电容的第二端接入所述第一电源信号。

可选地，所述逻辑模块包括：第二或非门、触发器和计数器；

所述第二或非门的第一端接入第一驱动信号，所述第二或非门的第二端接入第二驱动信号，所述第二或非门的输出端与所述触发器的时钟端电连接；所述触发器的输入端为所述逻辑模块的输入端，所述触发器的输出端与所述计数器的输入端电连接；所述计数器的输出端为所述逻辑模块的输出端。

可选地，所述第二比较模块包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第四电流镜、第五电流镜、第三上拉电源和第二非门组；其中，所述第二非门组包括串联连接的偶数个非门；

所述第八晶体管的栅极为所述第二比较模块的第一输入端，所述第八晶体管的第一极分别与所述第九晶体管的第一极、所述第九晶体管的栅极和所述第十晶体管的栅极电连接；所述第三上拉电源的输出端分别与所述第九晶体管的第二极、所述第十晶体管的第二极和所述第十二晶体管的第二极电连接；所述第十晶体管的第一极分别与所述第十一晶体管的第一极和所述第十二晶体管的栅极电连接；所述第十一晶体管的栅极为所述第二比较模块的第二输入端；所述第四电流镜的第一端分别与所述第八晶体管的第二极和所述第十一晶体管的第二极电连接，所述第四电流镜的第二端接入所述第一电源信号；所述第十二晶体管的第一极分别与所述第五电流镜的第一端和所述第二非门组的第一端电连接；所述第五电流镜的第二端接入所述第一电源信号；所述第二非门组的第二端为所述第二比较模块的输出端。

第二方面，本发明实施例提供了一种直流变换电路，所述直流变换电路包括：变换模块、驱动模块和如本发明任意实施例所提供的自校准过零比较器；

所述驱动模块的第一输出端与所述变换模块的第一控制端电连接，所述驱动模块的第二输出端与所述变换模块的第二控制端电连接，所述驱动模块的输入端与所述自校准过零比较器的输出端电连接；所述自校准过零比较器的输入端与所述变换模块的采样端电连接。

可选地，所述变换模块包括第十三晶体管、第十四晶体管、第一电感、第二电容与第一供电电源；

所述第十三晶体管的栅极作为所述变换模块的第一控制端，所述第十三晶体管的第一极与所述第一供电电源的输出端电连接；所述第十三晶体管的第二极分别与所述第十四晶体管的第一极和所述第一电感的第一端电连接，并作为所述变换模块的采样端；所述第十四晶体管的栅极作为所述变换模块的第二控制端，所述第十四晶体管的第二极接入第一电源信号，并与所述第二电容的第二端电连接；所述第一电感的第二端与所述第二电容的第一端电连接；所述第二电容的第一端为所述变换模块的输出端。

可选地，所述驱动模块包括：反馈模块、脉冲宽度调制模块、脉冲频率调制模块与驱动控制模块；

所述反馈模块的第一端与所述变换模块的输出端电连接，所述反馈模块的第二端接入所述第一电源信号，所述反馈模块的输出端分别与所述脉冲宽度调制模块的第二输入端和所述脉冲频率调制模块的第二输入端电连接；所述脉冲宽度调制模块的第一输入端接入第一参考信号，所述脉冲宽度调制模块的输出端与所述驱动控制模块的第一输入端电连接；所述脉冲频率调制模块的第一输入端接入第二参考信号，所述脉冲频率调制模块的输出端与所述驱动控制模块的第二输入端电连接；所述驱动控制模块的第三输入端作为所述驱动模块的输入端，所述驱动控制模块的第一输出端作为所述驱动模块的第一输出端，所述驱动控制模块的第二输出端作为所述驱动模块的第二输出端。

本发明实施例中，通过比较偏置信号与补偿信号的大小来输出过零比较信号，实质上是通过过零比较信号来调节系统的过零翻转点。通过补偿模块人为的偏置第一电源信号，可以实现向上或向下双向补偿采样电压，从而修正过零翻转点。并通过实时的监控和调整过零翻转点来提高比较精度。而需要向上还是向下补偿采样电压是由逻辑模块通过逻辑运算来确定，不需要对比较器有苛刻的精度要求和速度要求。因此，第一比较模块与第二比较模块可采用一般精度的比较器，从而降低造价。因此，与现有技术相比，本发明实施例可以在不增加成本的基础上，提高过零比较器的精度。

附图说明

图1为本发明实施例提供的一种自校准过零比较器的结构示意图；

图2为本发明实施例提供的一种补偿模块的电路结构示意图；

图3为本发明实施例提供的一种第一比较模块的电路结构示意图；

图4为本发明实施例提供的一种逻辑模块的电路结构示意图；

图5为本发明实施例提供的一种第二比较模块的电路结构示意图；

图6为本发明实施例提供的一种直流变换电路的结构示意图；

图7为本发明实施例提供的一种直流变换电路的电路结构示意图；

图8为本发明实施例提供的一种变换模块工作在CCM模式时第一电感L1上的电流波形示意图；

图9为本发明实施例提供的一种变换模块中第一电感L1上的电流含有负值时的第一电感L1的电流和采样点SW的电压的波形示意图；

图10为本发明实施例提供的一种过零翻转点过早时的第一电感L1的电流和采样点SW的电压的波形示意图；

图11为本发明实施例提供的一种过零翻转点过晚时的第一电感L1的电流和采样点SW的电压的波形示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

本发明实施例提供了一种自校准过零比较器。图1为本发明实施例提供的一种自校准过零比较器的结构示意图，如图1所示，该自校准过零比较器包括：第一比较模块110、逻辑模块120、补偿模块130与第二比较模块140；

第一比较模块110的第一输入端111接入参考电压Vref，第一比较模块110的第二输入端112接入采样电压Vsamp，并作为自校准过零比较器的输入端；第一比较模块110用于比较参考电压Vref和采样电压Vsamp的大小，并输出状态信号。

逻辑模块120的输入端121与第一比较模块110的输出端113电连接；逻辑模块120用于根据状态信号产生逻辑控制信号。

补偿模块130的第一输入端131接入第一电源信号VSS，补偿模块130的第二输入端132接入采样电压Vsamp，补偿模块130的控制输入端133与逻辑模块120的输出端122电连接；补偿模块130用于偏置第一电源信号VSS产生偏置信号，并根据逻辑控制信号对采样电压Vsamp进行补偿产生补偿信号。

第二比较模块140的第一输入端141与补偿模块130的第二输出端135电连接，第二比较模块140的第二输入端142与补偿模块130的第一输出端134电连接，第二比较模块140的输出端143作为自校准过零比较器的输出端；第二比较模块140用于比较偏置信号与补偿信号的大小，并输出过零比较信号ZC。

其中，参考电压Vref可在实际应用时，根据采样电压Vsamp的变化规律相应的进行设置，本申请对参考电压Vref的大小不做限制。可选地，第一电源信号VSS可以是地信号。

第一比较模块110用于比较参考电压Vref和采样电压Vsamp的大小，并输出状态信号。示例性地，当过零翻转点早于实际过零点时，假设参考电压Vref大于采样电压Vsamp，第一比较模块110输出表示参考电压Vref大的状态信号，比如输出1。当过零翻转点晚于实际过零点时，假设参考电压Vref小于采样电压Vsamp，第一比较模块110输出表示参考电压Vref小的状态信号，比如输出0。

逻辑模块120用于根据状态信号产生逻辑控制信号，逻辑控制信号控制补偿模块130对采样电压Vsamp的补偿方式。示例性地，逻辑模块120可以设置初始逻辑控制信号，以控制补偿模块130产生初始补偿量形成初始补偿信号。当第一比较模块110输出的状态信号为1时，逻辑模块120输出控制补偿模块130对采样电压Vsamp向下补偿的逻辑控制信号；当第一比较模块110输出的状态信号为0时，逻辑模块120输出控制补偿模块130对采样电压Vsamp向上补偿的逻辑控制信号。

本实施方式通过逻辑模块120的逻辑运算来确定补偿模块130的补偿方向和补偿量，因此不要求比较模块有很高的精度和速度，使得第一比较模块110和第二比较模块140达到一般精度即可，保证了该自校准过零比较器的成本不增加。

补偿模块130为修正该自校准过零比较器的翻转点的关键模块。在补偿模块130中，采样电压Vsamp的补偿量为正，若对第一电源信号VSS不做处理，补偿信号直接与第一电源信号VSS进行比较，相当于只能对采样电压Vsamp进行正向补偿。因此在第一电源信号VSS的基础上引入偏置量形成偏置信号，以增加对采样电压Vsamp的补偿信号的补偿范围。引入偏置量后，将补偿信号与偏置信号进行比较，虽然采样电压Vsamp的补偿量仍为正，但补偿量小于偏置量时，就相当于负向补偿。在实际应用中，补偿模块130对第一电源信号VSS的偏置量可以根据需求自行设定，且偏置量保持不变，逻辑模块120仅控制补偿模块130中对采样电压Vsamp的补偿量。

在该自校准过零比较器应用前，首先设定补偿模块130中对采样电压Vsamp的补偿量接近于对第一电源信号VSS的偏置量，以防止需要的补偿量较小时由于初始补偿量和初始偏置量差距过大而引起的误差。

示例性地，补偿模块130首先设置偏置量叠加在第一电源信号VSS上形成偏置信号。当逻辑模块120生成向下补偿的逻辑控制信号时；补偿模块130根据逻辑控制信号减小补偿量，对采样电压Vsamp进行负向补偿，形成补偿信号。当逻辑模块120生成向上补偿的逻辑控制信号时；补偿模块130根据逻辑控制信号增加补偿量，对采样电压Vsamp进行正向补偿，形成补偿信号。

本实施方式通过在补偿模块130中人为的偏置第一电源信号VSS，可以将单向补偿方式扩展为向上或向下双向补偿采样电压Vsamp，从而扩大过零翻转点的修正范围。

第二比较模块140用于比较偏置信号与补偿信号的大小，并输出过零比较信号ZC。示例性地，当补偿信号小于偏置信号时，第二比较模块140输出代表延后过零翻转点的过零比较信号ZC，比如输出1；当补偿信号大于偏置信号时，第二比较模块140输出代表立刻进行过零翻转的过零比较信号ZC，比如输出0。

本发明实施例提供的自校准过零比较器，通过比较偏置信号与补偿信号的大小来输出过零比较信号，实质上是通过过零比较信号来调节系统的过零翻转点。通过补偿模块人为的偏置第一电源信号，可以实现向上或向下双向补偿采样电压，从而修正过零翻转点。并通过实时采样和调整过零翻转点来提高比较精度。而需要向上还是向下补偿采样电压是由逻辑模块通过逻辑运算来确定，不需要对比较器有苛刻的精度要求和速度要求。因此，第一比较模块与第二比较模块可采用一般精度的比较器，从而降低造价。因此，本发明实施例可以在不增加成本的基础上，提高过零比较器的精度。

在上述实施方式的基础上，本实施例对补偿模块的结构进行了补充。图2为本发明实施例提供的一种补偿模块的电路结构示意图。如图2所示，逻辑控制信号包括n位逻辑控制信号；其中，n为大于或等于4的整数。补偿模块包括：第一晶体管M1、第二晶体管M2、第一上拉电源VS1、第一电流镜I1、第二电流镜I2、第一电阻R1与补偿单元组210；其中，补偿单元组210包括串联连接的n个补偿单元，每个补偿单元包括一个控制端，并作为补偿单元组210的控制端。

第一晶体管M1的栅极为补偿模块的第一输入端，第一晶体管M1的第一极和第二晶体管M2的第一极均接入第一电源信号，第一晶体管M1的第二极与第一电阻R1的第二端电连接；第一电阻R1的第一端与第一电流镜I1的第二端电连接，并作为补偿模块的第一输出端；第一上拉电源VS1的输出端分别与第一电流镜I1的第一端和第二电流镜I2的第一端电连接；第二晶体管M2的栅极为补偿模块的第二输入端；补偿单元组210的第一端与第二电流镜I2的第二端电连接，并作为补偿模块的第二输出端；补偿单元组210的第二端与第二晶体管M2的第二极电连接，补偿单元组210的n个控制端与n位逻辑控制信号一一对应电连接。

在图2中，以逻辑控制信号包括4位逻辑控制信号为例，即逻辑控制信号整体为Vctl<3:0>，包括第一位逻辑控制信号Vctl0、第二位逻辑控制信号Vctl1、第三位逻辑控制信号Vctl2以及第四位逻辑控制信号Vctl3。同时，以补偿单元组210包含有4个补偿单元为例，补偿单元组210包括第一补偿单元211、第二补偿单元212、第三补偿单元213和第四补偿单元214。

继续参见图2，进一步地，补偿单元还包括：补偿电阻和补偿晶体管；补偿电阻和补偿晶体管并联连接；在补偿单元的支路上，沿与电流流向相反的方向，第m个补偿单元中的补偿电阻的阻值为第m-1个补偿单元中补偿电阻的阻值的2倍；其中，2≤m≤n，m为整数。

具体地，第一补偿单元211包括并联连接的第一补偿电阻RB1和第一补偿晶体管MB1、第二补偿单元212包括并联连接的第二补偿电阻RB2和第二补偿晶体管MB2、第三补偿单元213包括并联连接的第三补偿电阻RB3和第三补偿晶体管MB3、第四补偿单元214包括并联连接的第四补偿电阻RB4和第四补偿晶体管MB4。其中，第一补偿晶体管MB1的栅极作为第一补偿单元211的控制端，接入第一位逻辑控制信号Vctl0；第二补偿晶体管MB2的栅极作为第二补偿单元212的控制端，接入第二位逻辑控制信号Vctl1；第三补偿晶体管MB3的栅极作为第三补偿单元213的控制端，接入第三位逻辑控制信号Vctl2；第四补偿晶体管MB4的栅极作为第四补偿单元214的控制端，接入第四位逻辑控制信号Vctl3。四个补偿单元的控制端共同构成补偿单元组210的控制端。

该补偿模块的工作原理如下：第一电流镜I1与第二电流镜I2作为直流电流源，提供相等的恒定的直流电流，该直流电流的值记为Idc。第一晶体管M1的栅极接入第一电源信号VSS，第一晶体管M1的阈值电压记为V_thM1。第二晶体管M2的栅极接入采样电压Vsamp，第二晶体管M2的阈值电压记为V_thM2。第一补偿电阻RB1的阻值记为R，那么第二补偿电阻RB2的阻值为2*R、第三补偿电阻RB3的阻值为4*R、第四补偿电阻RB4的阻值为8*R；可选地，第一电阻R1的阻值可以是8*R，逻辑控制信号Vctl<3:0>为四位二进制数，其初始值可以设置为1000。

补偿模块的第一输出端输出的偏置信号Vo1根据以下公式计算：Vo1=VSS+Idc*8*R+V_thM1。补偿模块的第二输出端输出的补偿信号Vo2根据以下公式计算：Vo2=Vsamp+Idc*R_总+V_thM2。其中，R_总表示补偿支路中接入的补偿电阻阻值的总和。在任一补偿单元中，当其补偿晶体管的栅极接入的逻辑控制信号为1时，该补偿晶体管导通，短接并联在其两端的补偿电阻；当其补偿晶体管的栅极接入的逻辑控制信号为0时，该补偿晶体管关断，其补偿电阻接入补偿支路中。

如图2所示的补偿模块，通过改变逻辑控制信号Vctl<3:0>的值，可以控制补偿单元组210接入的补偿电阻的数量，从而改变补偿信号Vo2的值。且根据四位二进制的逻辑控制信号Vctl<3:0>将补偿电阻的阻值从小到大设为R、2*R、4*R和8*R，相当于将补偿量的调节精度控制在Idc*R。将第一电阻R1的阻值设为8*R，相当于把补偿量的调节范围调整为[-Idc*8*R，Idc*7*R]。

若需要提高补偿模块的精度，可以提高逻辑块控制信号的控制位数并相应增加补偿单元组210中补偿单元的个数。如需要调整补偿量的调节范围，可以根据需要调整第一电阻R1的阻值。

图3为本发明实施例提供的一种第一比较模块的电路结构示意图。如图3所示，在上述实施方式的基础上，本实施例对第一比较模块的具体结构进行了补充。

第一比较模块包括：第一或非门H1、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第二上拉电源VS2、第三电流镜I3与第一非门组310；其中，第一非门组310包括奇数个串联连接的非门。图3中以第一非门组310包括三个非门为例，分别为第一非门X1、第二非门X2、第三非门X3，三者首尾串联连接。

第三晶体管M3的第一极为第一比较模块的第二输入端；第一或非门H1的第一端接入第一驱动信号HDRV，第一或非门H1的第二端接入第二驱动信号LDRV，第一或非门H1的输出端与第三晶体管M3的栅极电连接；第三晶体管M3的第二极与第四晶体管M4的栅极电连接；第四晶体管M4的第一极分别与第五晶体管M5的第一极、第五晶体管M5的栅极和第六晶体管M6的栅极电连接；第二上拉电源VS2的输出端分别与第五晶体管M5的第二极和第六晶体管M6的第二极电连接；第六晶体管M6的第一极分别与第七晶体管M7的第一极和第一非门组310的第一端电连接；第七晶体管M7的栅极为第一比较模块的第一输入端；第三电流镜I3的第一端分别与第四晶体管M4的第二极和第七晶体管M7的第二极电连接，第三电流镜I3的第二端接入第一电源信号；第一非门组310的第二端为第一比较模块的输出端。

其中，第三电流镜I3为提供晶体管偏置电流的直流电流源。可选地，第二上拉电源VS2与第一上拉电源VS1可以是同一上拉电源。可选地，当该自校准过零比较器应用于同步降压式直流变换电路（BUCK电路）时，第一驱动信号HDRV和第二驱动信号LDRV均由BUCK电路中的控制模块产生；第一驱动信号HDRV用于驱动主开关管，第二驱动信号LDRV用于驱动同步管。

该第一比较模块的工作原理如下：第三晶体管M3的栅极相当于第一比较模块的使能端。当第一驱动信号HDRV和第二驱动信号LDRV均为0时，第一或非门H1输出1，使第三晶体管M3导通，第一比较模块开始比较采样电压Vsamp与参考电压Vref的大小。

当采样电压Vsamp大于参考电压Vref时，第四晶体管M4导通、第七晶体管M7关断，第五晶体管M5和第六晶体管M6均导通，第六晶体管M6的第一极输出高电平，经过第一非门组310中奇数个非门的反相和整形后输出的状态信号V1为0。

当采样电压Vsamp小于参考电压Vref时，第四晶体管M4关断、第七晶体管M7导通，第五晶体管M5和第六晶体管M6均关断，第七晶体管M7的第一极输出低电平，经过第一非门组310中奇数个非门的反相和整形后输出的状态信号V1为1。

本发明实施例提供的第一比较模块，在第一驱动信号与第二驱动信号均为零时，进行采样电压的采集，并将其与参考电压的比较，可以消除由线路延时引起的误差，提高自校准过零比较器的响应速度。

继续参见图3，可选地，第一比较模块还包括第一电容C1。第一电容C1的第一端分别与第三晶体管M3的第二极和第四晶体管M4的栅极电连接，第一电容C1的第二端接入第一电源信号。

第一电容C1可以滤除采样电压Vsamp的杂波，使得稳定的采样电压Vsamp和参考电压Vref进行比较，减小由电压波动造成的尖峰等对比较结果的影响。

图4为本发明实施例提供的一种逻辑模块的电路结构示意图。如图4所示，在上述各实施方式的基础上，本实施例对逻辑模块的具体结构进行了进一步的补充。

逻辑模块包括：第二或非门H2、触发器410和计数器420。

第二或非门H2的第一端接入第一驱动信号HDRV，第二或非门H2的第二端接入第二驱动信号LDRV，第二或非门H2的输出端与触发器410的时钟端Clk电连接；触发器410的输入端411为逻辑模块的输入端，触发器410的输出端412与计数器420的输入端421电连接；计数器的输出端422为逻辑模块的输出端。

可选地，触发器410可以是D触发器，当其时钟端Clk接入高电平时，触发器410将输入的状态信号V1传递给计数器420。可选地，根据上述各实施例，计数器420可以是四位加减计数器，以输出四位逻辑控制信号Vctl<3:0>。当状态信号V1为1时，计数器420加1；当状态信号V1为0时，计数器420减1。当需要改变补偿精度时，可以相应的改变计数器420的位数。

图5为本发明实施例提供的一种第二比较模块的电路结构示意图。如图5所示，在上述各实施方式的基础上，本实施例对第二比较模块的具体结构进行了进一步的补充。

第二比较模块包括：第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第四电流镜I4、第五电流镜I5、第三上拉电源VS3和第二非门组510；其中，第二非门组510包括串联连接的偶数个非门。图5中以第二非门组510包含串联连接的两个非门（第四非门X4与第五非门X5）为例。

第八晶体管M8的栅极为第二比较模块的第一输入端，第八晶体管M8的第一极分别与第九晶体管M9的第一极、第九晶体管M9的栅极和第十晶体管M10的栅极电连接；第三上拉电源VS3的输出端分别与第九晶体管M9的第二极、第十晶体管M10的第二极和第十二晶体管M12的第二极电连接；第十晶体管M10的第一极分别与第十一晶体管M11的第一极和第十二晶体管M12的栅极电连接；第十一晶体管M11的栅极为第二比较模块的第二输入端；第四电流镜I4的第一端分别与第八晶体管M8的第二极和第十一晶体管M11的第二极电连接，第四电流镜I4的第二端接入第一电源信号；第十二晶体管M12的第一极分别与第五电流镜I5的第一端和第二非门组510的第一端电连接；第五电流镜I5的第二端接入第一电源信号；第二非门组510的第二端为第二比较模块的输出端。

其中，第四电流镜I4与第五电流镜I5均为直流电源，用来提供晶体管的偏置电流。可选地第三上拉电源VS3与第一上拉电源VS1和第二上拉电源VS2可以是同一上拉电源。

该第二比较模块的工作原理如下：

当补偿信号Vo2大于偏置信号Vo1时，第八晶体管M8导通，第十一晶体管M11关断；第八晶体管M8的第一极输出低电平，使得第九晶体管M9和第十晶体管M10导通，第十晶体管M10的第一端输出高电平，使得第十二晶体管M12关断，第二非门组510的第一端接入低电平，经过第二非门组510的整形后，第二比较模块输出0。

当补偿信号Vo2小于偏置信号Vo1时，第八晶体管M8关断，第十一晶体管M11导通；第九晶体管M9和第十晶体管M10关断；第十一晶体管M11的第一端输出低电平，使得第十二晶体管M12导通，第二非门组510的第一端接入高电平，经过第二非门组510的整形后，第二比较模块输出1。

本实施例中，经过第二非门组510中偶数个非门的整形，使得过零比较信号ZC可以稳定输出0或1。

本发明实施例还提供了一种直流变换电路，该直流变换电路可应用如本发明任意实施例所提供的自校准过零比较器。

图6为本发明实施例提供的一种直流变换电路的结构示意图。如图6所示，该直流变换电路包括：变换模块620、驱动模块610和如本发明任意实施例所提供的自校准过零比较器630；

驱动模块610的第一输出端611与变换模块620的第一控制端621电连接，驱动模块610的第二输出端612与变换模块620的第二控制端622电连接，驱动模块610的输入端613与自校准过零比较器630的输出端631电连接；自校准过零比较器630的输入端632与变换模块620的采样端623电连接。

其中，驱动模块610的第一输出端611输出第一驱动信号，驱动模块610的第二输出端612输出第二驱动信号。第一驱动信号和第二驱动信号用于控制变换模块620的工作模式。自校准过零比较器630通过采集变换模块620的采样电压判断变换模块620的过零翻转点提前还是延后，并根据判断结果输出过零比较信号传送给驱动模块610，以修正驱动模块610输出的第二驱动信号。

本发明实施例提供的直流变换电路，驱动模块根据自校准过零比较器输出的过零比较信号修正第二驱动信号，从而控制变换模块的工作状态，改变过零翻转点以提高工作效率、减少能耗。自校准过零比较器中通过比较偏置信号与补偿信号的大小来输出过零比较信号。通过补偿模块人为的偏置第一电源信号，可以实现向上或向下双向补偿采样电压，从而修正过零翻转点。并通过实时采样和调整过零翻转点来提高比较精度。而需要向上还是向下补偿采样电压是由逻辑模块通过逻辑运算来确定，不需要对比较器有苛刻的精度要求和速度要求。因此，第一比较模块与第二比较模块可采用一般精度的比较器，从而降低造价。因此，本发明实施例可以在不增加成本的基础上，提高过零比较器的精度，减少直流变换电路的能耗。

在上述实施方式的基础上，进一步地，变换模块可以包括同步降压式直流变换电路（BUCK电路）。图7为本发明实施例提供的一种直流变换电路的电路结构示意图。如图7所示，变换模块包括第十三晶体管M13、第十四晶体管M14、第一电感L1、第二电容C2与第一供电电源VDD。

第十三晶体管M13的栅极作为变换模块的第一控制端，第十三晶体管M13的第一极与第一供电电源VDD的输出端电连接；第十三晶体管M13的第二极分别与第十四晶体管M14的第一极和第一电感L1的第一端电连接，并作为变换模块的采样端；第十四晶体管M14的栅极作为变换模块的第二控制端，第十四晶体管M14的第二极接入第一电源信号，并与第二电容C2的第二端电连接；第一电感L1的第二端与第二电容C2的第一端电连接；第二电容C2的第一端为变换模块的输出端。

其中，变换模块的采样点以SW表示。当负载电流较大时变换模块工作在CCM模式，第一电感L1上的电流波形如图8所示。电感电流的波形是一个三角波，该三角波的平均值等于负载电流Iload1。三角波上升的时间Ton是图7中第十三单晶体管M13导通的时间，Toff是图7中第十三单晶体管M13关断的时间。

从图9可以看出如果负载电流减小到一定程度（即Iload2）时，第一电感L1的电流的三角波有可能部分会到0A以下，即第一电感L1会有一段时间是负的电流。在这段时间电感电流会从变换模块的输出端反向流向地或者流向第一供电电源VDD，这段时间造成了能量极大的损耗，从而使得效率极其低下。为了提高效率减少能量损耗，需要在第一电感L1的电流下降到0时及时的关断第十四晶体管M14，从而避免反向电流的产生。使变换模块工作在断续导通（Discontinuous Conduction Mode，DCM）模式。

图9中，Ton表示第十三晶体管M13导通的时间，Toff表示第十三晶体管M13关断的时间，在Toff开始的时候，第十四晶体管M14导通；T1表示第一电感L1的电流从反向峰值降为0的时间；T2表示第一电感L1的电流从正向峰值降为0的时间；T3表示第一电感L1的电流从0到反向峰值的时间。

与第一电感L1的电流对应，此种情况下采样点SW点的电压的变化如图9所示，当Toff开始的时候（M2导通），此时第一电感L1的电流在正向峰值，为Iid2，此时采样点SW的电压为-V2=-Iid2*Rdson，其中，Rdson为第十四晶体管M14的导通电阻。当第一电感L1的电流下降到0A时，采样点SW的电压为0V。当第一电感L1的电流减小到反向峰值-Iid1时，采样点SW的电压为V3=Iid1*Rdson。因此，可以通过采样点SW的电压值来判断第一电感L1的电流是否过零。

继续参见图7，在第十四晶体管M14导通的时候，当系统发现第一电感L1上的电流过零会把第十四晶体管M14关断，此时第十三晶体管M13也是关断状态。这时候有两种情况，一种是发现过零点过早，即过零翻转点早于实际的过零点；另一种是发现过零点过晚，即过零翻转点晚于实际的过零点。

图10为本发明实施例提供的一种过零翻转点过早时的第一电感L1的电流和采样点SW的电压的波形示意图。如图10所示，t1是第十四晶体管M14被实际关断的时间点。在t1时刻，第一电感L1的电流实际为“正”，此时第十四晶体管M14与第十三晶体管M13均截止，电感电流只能通过第十四晶体管M14的体二极管续流，所以采样点SW的电压直接变为-Vd2，其中，Vd2为第十四晶体管M14的体二极管的正向导通电压。直到t2时刻，下一个周期开始，第十三晶体管M13导通，采样点SW的电压重新被拉高。

图11为本发明实施例提供的一种过零翻转点过晚时的第一电感L1的电流和采样点SW的电压的波形示意图。如图11所示，t3时刻是第十四晶体管M14被实际关闭的时间点。在t3时刻，第一电感L1的电流实际为“负”，此时第十四晶体管M14与第十三晶体管M13均截止，第一电感L1的电流只能通过第十三晶体管M13的体二极管续流，所以采样点SW的电压直接变为VDD+Vd1，其中，Vd1为第十三晶体管M13的体二极管的正向导通电压。直到t4时刻，下一个周期开始，第十三晶体管M13导通，采样点SW的电压约为VDD。

从上述分析可以看出如果过零翻转点过早或者过晚，会导致翻转时采样点SW的电压为-Vd2或者VDD+Vd1。所以，自校准过零比较器中的第一比较模块的参考电压只要在（-Vd2，VDD+Vd1）的范围内即可。可选地，参考电压可以是VDD/2，此时对于第一比较模块的精度要求是VDD/4，因此很容易实现。

针对上述直流变换电路，自校准过零比较器经过若干个时钟周期后，其精度在±（Idc*R）/Rdson之内。因此，只要合理设置Idc和R的值即可得到需要的精度的自校准过零比较器。

可选地，在该直流变换电路中，自校准过零比较器可以一直工作；也可以在系统启动的时候，自校准过零比较器运行若干个周期达到精度要求之后停止工作。

继续参见图7，进一步地，驱动模块包括：反馈模块710、脉冲宽度调制模块720、脉冲频率调制模块730与驱动控制模块740。

反馈模块710的第一端与变换模块620的输出端电连接，反馈模块710的第二端接入第一电源信号，反馈模块710的输出端分别与脉冲宽度调制模块720的第二输入端和脉冲频率调制模块730的第二输入端电连接；脉冲宽度调制模块720的第一输入端接入第一参考信号Vrefr1，脉冲宽度调制模块720的输出端与驱动控制模块740的第一输入端电连接。可选地，脉冲宽度调制模块720根据第一参考信号Vrefr1和反馈模块710的输出信号来调整输出。示例性地，第一参考信号Vrefr1可以根据反馈模块710的输出信号的范围和变化自行设置。脉冲频率调制模块730的第一输入端接入第二参考信号Vrefr2，脉冲频率调制模块730的输出端与驱动控制模块740的第二输入端电连接。可选地，脉冲频率调制模块730根据第二参考信号Vrefr2和反馈模块710的输出信号来调整输出。示例性地，第二参考信号Vrefr2可以根据反馈模块710的输出信号的范围和变化自行设置。驱动控制模块740的第三输入端作为驱动模块的输入端，驱动控制模块740的第一输出端作为驱动模块的第一输出端，驱动控制模块740的第二输出端作为驱动模块的第二输出端。

具体地，反馈模块710由第二电阻R2、第三电阻R3和放大器CM1构成。第二电阻R2与第三电阻R3串联后并联在第二电容C2的两端，放大器CM1的第一输入端接入反馈参考信号Vfbref，放大器CM1的第二输入端接在第二电阻R2与第三电阻R3之间。变换模块的输出电压经过第二电阻R2与第三电阻R3分压后产生反馈信号，放大器CM1放大反馈参考信号Vfbref与反馈信号之间的误差，并生成反馈输出信号。

系统重载时，脉冲宽度调制模块720根据上述反馈输出信号调节占空比来调整输出。系统轻载时，脉冲频率调制模块730根据上述反馈输出信号通过降低开关频率来提高效率。可选地，驱动控制模块740中还可以包括振荡电路来调整开关周期。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。