阅读说明：本技术 掩模板、闪存存储器及其制造方法 (Mask plate, flash memory and manufacturing method thereof ) 是由 汤志林 王卉 付永琴 曹子贵 于 2020-07-17 设计创作，主要内容包括：本发明提供一种掩模板、闪存存储器及其制造方法,本发明的掩模板包括依次交替设置的透过区和第一掩模结构,该掩模板应用在闪存存储器的制造方法中的离子注入工艺以形成漏极区,通过第一遮挡结构对至少位于该漏极区侧边的字线进行掩模,以防止离子穿透字线造成字线漏电,减少所制造出的闪存存储器出现编程串扰失效的次数和程度,以提升闪存存储器的性能。(The invention provides a mask plate, a flash memory and a manufacturing method thereof, wherein the mask plate comprises a transmission area and a first mask structure which are alternately arranged in sequence, the mask plate is applied to an ion implantation process in the manufacturing method of the flash memory to form a drain area, and a word line at least positioned on the side edge of the drain area is masked by a first shielding structure, so that the word line leakage caused by the fact that ions penetrate through the word line is prevented, the frequency and degree of programming crosstalk failure of the manufactured flash memory are reduced, and the performance of the flash memory is improved.)

掩模板、闪存存储器及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种掩模板、闪存存储器及其制造方法。

背景技术

随着人们生活水平的提高，电子产品的应用越来越广泛，而电子产品中通常会用到各种半导体产品。随着科技的发展及人们需求的增加，人们对半导体产品的性能要求也越来越高。

例如，针对闪存存储器而言，其编程串扰失效发生的频率及程度是检测闪存存储器性能的一个重要指标。而基于目前的闪存存储器工艺所制备的闪存存储器中，字线往往容易发生漏电，导致闪存存储器串扰失效发生的频率和程度增大，进而影响闪存存储器的整体性能。

发明内容

本发明的目的在于提供一种掩模板、闪存存储器及其制造方法，以解决闪存存储器中串扰失效发生的频率和程度增大的问题，以提升闪存存储器的性能。

为解决上述技术问题，本发明提供一种掩模板，在闪存存储器中漏极区的离子注入工艺中使用，所述掩模板包括第一掩模区，所述第一掩模区包括多个交替平行设置的第一遮挡结构和透过区，当所述掩模板用于闪存存储器制造过程中漏极区的离子注入掩模时，所述透过区对应于待注入漏极区，所述第一遮挡结构至少遮挡所述闪存存储器的字线。

优选的，所述第一掩模区还包括多个第二遮挡结构，多个所述第二遮挡结构将所述透过区分割成多个与所述第二遮挡结构交替设置的子透过区；当所述掩模板用于所述闪存存储器制造过程中的漏极区离子注入掩模时，所述第二遮挡结构遮挡相邻待注入漏极区之间的间隔介质层。

优选的，所述第一遮挡结构和/或所述第二遮挡结构的剖面形状为正方形或长方形。

优选的，所述第一遮挡结构和/或所述第二遮挡结构的剖面形状为正梯形或倒梯形。

优选的，所述透过区在垂直其延伸方向上的宽度为0.15um～0.25um。

优选的，提供衬底；

在所述衬底上形成器件层，所述器件层包括多个间隔设置的子器件层，相邻所述子器件层之间具有待注入漏极区，每个所述子器件层至少包括浮栅层以及形成在所述浮栅层侧边的字线；

提供如权利要求1～5任意一项所述的掩模板，并利用所述掩模版对所述待注入漏极区执行离子注入工艺，其中，所述掩模板的所述透过区对应于所述待注入漏极区，所述第一遮挡结构至少遮挡闪存存储器的字线；

对所述待注入漏极区进行离子注入。

优选的，在提供所述掩模板之前，所述方法还包括：

在所述衬底上形成多个间隔介质层，所述多个间隔介质层间隔相邻的所述待注入漏极区。

优选的，所述掩模板相对所述器件层的偏移量位于-0.03um～0.03um之间。

优选的，对所述待注入漏极区注入的离子包括磷离子和/或砷离子，注入温度为50℃-60℃，注入能量为10Kev～40KeV，注入剂量为1E¹⁵～6E¹⁵cm³。

为解决上述问题，本发明还提供一种闪存存储器，所述闪存存储器使用上述闪存存储器的制造方法制成。

本发明的一种掩模板，其应用于制备闪存存储器在执行离子注入以形成漏极区时进行掩模，通过第一遮挡结构对至少位于该漏极区侧边的字线进行掩模，以防止离子穿透字线造成字线漏电，有利于减少所制备出的闪存存储器发生编程串扰失效的次数和程度，以提升闪存存储器的性能。

附图说明

图1是本发明一实施例的掩模板的结构示意图；

图2是本发明另一实施例的掩模板的结构示意图；

图3a是图2中沿BB’方向的其中一种剖面结构示意图；

图3b是图2中沿BB’方向的另一种剖面结构示意图；

图3c是图2中沿BB’方向的又一种剖面结构示意图；

图4是本发明一实施例中的闪存存储器制造方法的流程图；

图5a～5b是本发明一实施例中的闪存存储器制造方法的过程示意图；

其中，附图标记如下：

10-衬底；

20-器件层； 200-子器件层；

201-第一介质层； 202-浮栅层；

203-第一挡墙； 204-字线；

205-位线；

30-漏极区； 30’-待注入漏极区；

1-第一掩模区；

11-第一遮挡结构；

12-第二遮挡结构；

13-透过区； 131-子透过区；

2-第二掩模区；

3-边框；

100-掩模板； 101-开口；

具体实施方式

以下结合附图和具体实施例对本发明提出的一种掩模板、闪存存储器及其制造方法进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

图1是本发明一实施例的掩模板的结构示意图；如图1所示，本实施例的掩模板100，在闪存存储器中漏极区的离子注入工艺中使用，所述掩模板100包括第一掩模区1，该第一掩模区1包括多个交替平行设置的第一遮挡结构11和透过区13。当本实施例的掩模板100用于闪存存储器制造过程中的离子注入形成漏极区进行掩模时，透过区13对应于待注入漏极区，第一遮挡结构11至少遮挡闪存存储器的字线。

本实施例的掩模板100，其通过设置第一遮挡结构11以在进行离子注入形成闪存存储器的漏极区时，对至少位于该漏极区侧边的字线进行掩模，以防止离子穿透字线造成字线漏电，减少闪存存储器编程串扰失效的次数和程度，以提升闪存存储器的性能。

继续参考图1，在本实施例中，该透过区13在垂直于其延伸方向上的宽度d为0.15um～0.25um。透过区13的宽度设置在此范围内即可保证待注入漏极区能够有效的被注入离子，又能防止字线被注入。

继续参考图1，本实施例的掩模板100还包括第二掩模区2，在本实施例中，第二掩模区2用于对闪存存储器非有源区进行掩模，以防止在离子注入时，离子注入至非有源区中，降低闪存存储器的性能。进一步的，如图1所示，在本实施例中，第一掩模区1和第二掩模区2为相邻设置的矩形。

以及，继续参考图1所示，本实施例的掩模板100还包括边框3，边框3将所述第一掩模区1和第二掩模区2围绕在内。

图2是本发明另一实施例的掩模板的结构示意图。如图2所示，在本实施例中，第一掩模区1还包括多个第二遮挡结构12，多个第二遮挡结构12将透过区13分割成多个与第二遮挡结构12交替设置的子透过区131。当掩模板100用于闪存存储器制造过程中漏极区离子注入掩模时，第二遮挡结构12遮挡相邻待注入漏极区之间的间隔介质层。在本实施例中，由于第二遮挡结构12遮挡闪存存储器相邻待注入漏极区之间的间隔介质层，因此，可有效的避免了在离子注入过程中离子穿透中间介质层而使得相邻的漏极区连接，防止闪存存储器中的相邻闪存单元串扰的问题。

图3a是图2中沿BB’方向的其中一种剖面结构示意图；参考图3a所示，在本实施例中，第一遮挡结构11的剖面形状为矩形，由于第一遮挡结构11的剖面形状为长方形。因此，第一遮挡结构11的侧壁垂直于第一遮挡结构11的底面，使得离子注入时能够直接注入闪存存储器待注入漏极区，进而防止离子残留在第一遮挡结构11的侧壁，造成产能损失。在其他实施例中，该第一遮挡结构11的剖面形状也可以为正方形。此外，在其他实施例中，第二遮挡结构12的剖面形状也可以为长方形或正方形，或者第一遮挡结构11和第二遮挡结构12的剖面形状均为长方形或正方形。

图3b是图2中沿BB’方向的另一种剖面结构示意图；参考图3b所示，在本实施例中，第一遮挡结构11的剖面形状为正梯形，由于第一遮挡结构11的剖面形状为正梯形。因此，相邻第一遮挡结构11之间的开口101形成上大下小的形状，即该开口101靠近第一遮挡结构11顶表面的区域增大，靠近第一遮挡结构11底面的区域减小，使得离子注入时能够增大进入开口101内的离子量，而减少离子的使用量，节省成本。在其他实施例中，第二遮挡结构12的剖面形状也可以为正梯形，或者第一遮挡结构11和第二遮挡结构12的剖面形状均为正梯形。

图3c是图2中沿BB’方向的又一种剖面结构示意图；参考图3b所示，在本实施例中，第一遮挡结构11的剖面形状为倒梯形，由于第一遮挡结构11的剖面形状为倒梯形，因此，相邻第一遮挡结构11之间的开口101形成上小下大的形状，即该开口101靠近第一遮挡结构11顶表面的区域减小，靠近第一遮挡结构11底面的区域增大。因此，靠近第一遮挡结构11底面的侧壁回缩，进而进一步的防止离子残留在第一遮挡结构11的侧壁，造成产能损失。在其他实施例中，第二遮挡结构12的剖面形状也可以为倒梯形，或者第一遮挡结构11和第二遮挡结构12的剖面形状均为倒梯形。

基于如上所述的掩模板，以下对使用该掩模板进行漏极离子注入形成闪存存储器的方法进行描述。图4是本发明一实施例中的闪存存储器制造方法的流程图；图5a～5b是本发明一实施例中的闪存存储器制造方法的过程示意图。下面结合附图对本实施例提供的半导体器件的制造方法其各个步骤进行详细说明。

在步骤S10中，如图5a所示，提供衬底10。

其中，该衬底可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合，可以为单层结构，也可以包括多层结构。因此，衬底可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。也可以包括诸如，例如Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。

在步骤S20中，如图5a所示，在衬底10上形成器件层20，并使器件层20包括多个间隔设置的子器件层200，相邻子器件层200之间夹持待注入漏极区30’，每个子器件层200至少包括浮栅层202及形成在浮栅层202侧边的字线204。

具体的，参考图5a所示，该子器件层200的形成方法包括：在衬底10上形成浮栅材料层和掩模层，并在掩模层的侧壁形成第一侧墙203，以第一侧墙203及掩模层为掩模刻蚀该浮栅材料层以形成浮栅层202，并在该浮栅层202的侧边形成字线204。该浮栅层202以及该字线204可以为多晶硅。该掩模层及该侧墙203可以为氧化硅、氮化硅。

继续参考图5a所示，在形成子器件层200的同时，相邻子器件层200之间的浮栅材料层同时被刻蚀，以使相邻子器件层200之间的衬底10形成待注入漏极区30’。通常，在刻蚀形成该待注入漏极区30’时，需继续朝向衬底10方向刻蚀衬底10以使相邻该子器件层200之间形成沟槽，该沟槽区域的衬底10形成该待注入漏极区30’。

此外，在本实施例中，在形成浮栅材料层之前还包括，在衬底10上形成第一介质材料层，该第一介质材料层的材质包括氧化硅。以及在刻蚀所述浮栅材料层形成浮栅层202的同时，刻蚀所述第一介质材料层以形成第一介质层201。

继续参考图5a所示，在本实施例中，在浮栅层202的字线侧形成字线204的同时或者之后还可以在浮栅层202的远离字线的一侧形成位线205。其中，第一介质层201、浮栅202、第一侧墙203、字线204以及位线205构成所述子器件层200。以及，在本实施例中，每个子器件层200中的位线205与该字线204交替设置，且相邻的位线205和字线204之间具有第一挡墙203。进一步的，在浮栅层202的字线侧或位线侧还形成有第二挡墙，该第二挡墙使浮栅层202与字线204，以及使所述浮栅层202与位线205之间相互绝缘。

在步骤S30中：继续参图5a所示，提供上述掩模板100，以执行离子注入工艺，其中所述掩模板100的透过区3对应于待注入漏极区30'，第一遮挡结构11至少对应遮挡闪存存储器的字线204。

其中，在本实施例中，掩模板100与衬底10之间有一定距离，掩模板100与衬底10之间的距离以实际情况为准，在此不做具体限定。

以及，本实施例中的闪存存钱器包括有源区和非有源区，其中，该掩模板100的第一掩模区1对应于闪存存储器的有源区，该掩模板100的第二掩模区2对应于闪存存储器的非有源区。位于第一掩模区1的透过区3对应于待注入漏极区30'，以使待注入漏极区30'裸露，以在后续离子注入时，待注入离子能透过该透过区3而对衬底1的待注入漏极区30'进行离子注入。

此外，在本实施例中，该第一遮挡结构11对应遮挡闪存存储器的字线204和位线205。第一遮挡结构11遮挡闪存存储器的字线204和位线205时，则除了可防止离子穿透字线而造成字线漏电，更防止了离子穿透位线导致位线漏电的可能。此外，在其它实施例中为保证对待注入漏极区30'有效的进行离子注入，该第一遮挡结构11也可以只对字线204进行遮挡。第一遮挡结构11的遮挡区域不做具体限定，以实际情况为准，至少遮挡字线204即可。

继续参图5b，该透过区13在垂直于所述透过区13的延伸方向上的宽度d为0.15um～0.25um。透过区13的宽度d设置在上述范围内即可保证待注入漏极区30’能够有效的被注入，又能防止至少字线204的区域被遮挡。该掩模板100的材质包括但不限于金属、二氧化硅、光刻胶等。

此外，在本实施例中，掩模板100相对闪存存储器的偏移量在-0.03um～0.03um之间。当掩模板100相对闪存存储器的偏移量在上述范围内时，能保证离子穿过该透过区13进行注入时，离子注入的区域不发生太大偏移。

继续参图5a，在提供上述掩模板100之前，该闪存存储器的制造方法还包括在衬底10上形成多个间隔介质层，所述间隔介质层位于闪存存储器的有源区内。

继续参图5a并结合图2所示，在其他实施例中，该掩模板100的的第一掩模区1还包括多个与第一遮挡结构11相互垂直的第二遮挡结构12；多个第二遮挡结构12将透过区13分割成多个与第二遮挡结构12交替设置的子透过区131。当掩模板100用于闪存存储器制造过程中待注入漏极区30’的离子注入掩模时，第二遮挡结构12遮挡待注入漏极区30'中相邻待注入漏极区之间的间隔介质层，其中，间隔介质层与字线204相互垂直。在本实施例中，由于第二遮挡结构12遮挡闪存存储器相邻待注入漏极区30’之间的间隔介质层，因此，可有效的避免了在离子注入过程中离子穿透间隔介质层而使得相邻的子漏极区连接，而导致闪存存储器中的相邻闪存单元串扰的问题。

继续参图5a所示，在步骤S40中，对待注入漏极区30'进行离子注入。

在本步骤中，对待注入漏极区30'注入的离子为磷离子和砷离子，注入温度为50C-60C，注入能量为10Kev～40KeV，注入计量数为1E¹⁵～6E¹⁵cm³。结合图5b所示，在本步骤中，对待注入漏极区30'进行离子注入后形成如图所示的漏极区30。

本实施例的闪存存储器的制造方法，其应用于制备闪存存储器在执行离子注入以形成漏极区时进行掩模，通过第一遮挡结构11对至少位于该漏极区侧边的字线204进行掩模，以防止离子穿透字线204造成字线204漏电，有利于减少闪存存储器编程串扰失效的次数和程度，以提升闪存存储器的性能。

进一步的，本实施例还公开了一种闪存存储器，该闪存存储器使用如上述的闪存存储器的制造方法制成，在制备该闪存存储器的过程中，字线204被掩模板100的第一阻挡结构11阻挡，进而防止离子穿透字线204而造成的闪存存储器漏电。减少了闪存存储器编程串扰失效的次数和程度，以提升闪存存储器的性能。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可，此外，各个实施例之间不同的部分也可互相组合使用，本发明对此不作限定。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。