阅读说明：本技术 一种半导体/超导体异质结纳米线网络的制备方法 (Preparation method of semiconductor/superconductor heterojunction nanowire network ) 是由 潘东 赵建华 于 2020-06-23 设计创作，主要内容包括：本发明提供了一种半导体/超导体异质结纳米线网络的制备方法。该制备方法包括在第一衬底上制备立式半导体纳米片；在半导体纳米片上原位外延超导体,得到外延了超导体的半导体纳米片；将外延了超导体的半导体纳米片转移至第二衬底上；利用微纳加工,将半导体纳米片上原位外延的超导体加工成纳米线网络,获得半导体/超导体异质结纳米线网络。(The invention provides a preparation method of a semiconductor/superconductor heterojunction nanowire network. The preparation method comprises the steps of preparing a vertical semiconductor nano sheet on a first substrate; in-situ extending a superconductor on the semiconductor nanosheet to obtain the superconductor-extended semiconductor nanosheet; transferring the superconductor-extended semiconductor nanosheets to a second substrate; and processing the superconductor in situ epitaxy on the semiconductor nano-chip into a nanowire network by utilizing micro-nano processing to obtain the semiconductor/superconductor heterojunction nanowire network.)

一种半导体/超导体异质结纳米线网络的制备方法

技术领域

本发明涉及半导体材料制备技术，主要是一种半导体/超导体异质结纳米线网络的制备方法。

背景技术

基于Majorana费米子的容错拓扑量子计算是近年来提出并得到认可的用以解决量子计算机纠错问题的方案，探测并找到Majorana费米子是其用于容错拓扑量子计算的关键。马里兰大学的Sarma课题组[Phys.Rev.Lett.，104(2010)040502]和魏兹曼科学研究所的Oreg课题组[Phys.Rev.Lett.，105(2010)077001]在理论上预言：在强磁场中，用超导体与窄禁带半导体(InAs或InSb)纳米线形成P-波超导链，由于超导体的近邻效应，纳米线上能够形成有效的P-波配对机制，在纳米线两端存在Majorana束缚态。实验上，代尔夫特理工大学的Kouwenhoven教授团队首次在InSb/Al纳米线体系中实现了硬超导能隙，特别是观察到了量子化的电导平台。为基于窄禁带半导体/超导体纳米线体系的拓扑量子计算奠定了坚实基础。

Majorana费米子受系统拓扑保护，因此具有抗环境干扰的鲁棒性。利用满足非阿贝尔交换统计的Majorana费米子，可以通过交换两个Majorana费米子的位置来实现逻辑操作，即编织操作。然而，单根纳米线器件不适合进行编织操作。最近，理论结果表明，在窄禁带半导体/超导体异质结纳米线网络上可以实现编织操作。

目前，窄禁带半导体/超导体异质结纳米线网络的制备方法主要有两种。第一种为自下而上办法，即：先采用自下而上的方法生长窄禁带半导体纳米线网络，然后在窄禁带半导体纳米线网络上外延超导体，从而获得窄禁带半导体/超导体异质结纳米线网络。例如，代尔夫特理工大学的Bakkers教授课题组利用MOCVD方法，通过调节纳米线的生长位置及方向，制备出了InSb纳米线网络。之后，与加州大学圣塔芭芭拉分校Palmstrom教授课题组合作，利用MBE技术在InSb纳米线网络上外延了Al[Nature，548(2017)434]，得到了InSb/Al异质结纳米线网络。这种异质结纳米线网络制备方法中，交叉结构的产率严重依赖于衬底的处理过程及催化剂点阵的位置控制。第二种为自上而下选区外延的方法，即：利用微纳加工在III-V族半导体衬底上平面选区外延窄禁带半导体纳米线网络，然后在窄禁带半导体纳米线网络上外延超导体，从而获得窄禁带半导体/超导体异质结纳米线网络。例如，哥本哈根大学Krogstrup教授及合作者在InP衬底上利用MBE选区外延制备了InSb/A1异质结纳米线网络[Phys.Rev.Lett.，121(2018)147701]。代尔夫特理工大学的Bakkers教授课题组在InP衬底上利用MOCVD选区外延制备了InSb/Al异质结纳米线网络[CommunicationPhysics，3(2020)59]。利用选区外延制备平面的InAs及InSb纳米线网络过程中，由于InAs及InSb纳米线与III-V族半导体衬底间存在很大的晶格失配，这会造成InAs及InSb纳米线网络中出现大量的层错及孪晶缺陷，最终很难获得高质量的半导体/超导体异质结界面。

因此，探索新的方式来制备用于研制可扩展的承载多个拓扑量子比特的高质量窄禁带半导体/超导体异质结纳米线网络是当前该体系拓扑量子计算需要解决的重要难题。

发明内容

(一)要解决的技术问题

鉴于目前的制备方法难以得到高质量的半导体/超导体异质结纳米线网络，本发明提供一种半导体/超导体异质结纳米线网络的制备方法，可以得到高质量的半导体/超导体异质结纳米线网络。

(二)技术方案

为了实现上述目的，本发明提供了一种半导体/超导体异质结纳米线网络的制备方法，包括：在第一衬底上制备立式半导体纳米片；

在所述半导体纳米片上原位外延超导体，得到外延了超导体的半导体纳米片；将所述外延了超导体的半导体纳米片转移至第二衬底上；利用微纳加工，将所述半导体纳米片上原位外延的超导体加工成纳米线网络，获得半导体/超导体异质结纳米线网络。

可选地，所述立式包括所述半导体纳米片与所述第一衬底垂直或者倾斜中的一种。

可选地，所述原位外延包括在预设真空条件下，在所述半导体纳米片表面外延所述超导体。

可选地，所述转移包括干法转移或者湿法转移中的一种。

可选地，所述半导体纳米片的制备方式包括在所述第一衬底上外延以及在所述第一衬底上采用换源生长工艺在一维半导体纳米线轴向上外延获得。

可选地，所述第一衬底或者所述第二衬底的材料包括半导体、金属、氧化物中的一种。

可选地，所述半导体纳米片的材料包括化合物半导体。

可选地，所述超导体的材料包括元素超导体、合金超导体、化合物超导体中的一种。

可选地，所述半导体纳米片的厚度处于百纳米量级以下，长度和宽度处于纳米到微米及以上量级。

可选地，所述超导纳米线网络的厚度处于百纳米量级以下，长度和宽度处于纳米到微米量级。

可选地，所述半导体纳米片包括III-V族半导体纳米片，所述III-V族半导体纳米片和所述超导体的制备方法包括分子束外延、金属有机化学气相沉积、化学气相沉积或化学束外延中的一种。

可选地，所述微纳加工包括电子束曝光、光刻、腐蚀。

(三)有益效果

(1)本发明的制备方法中，半导体/超导体异质结界面可达原子级平整，半导体/超导体异质结纳米线网络还具有晶体质量高，尺寸可控性好且材料非常容易从衬底上剥离和转移，易于后续器件加工的优点。

(2)利用微纳加工将超导体加工成纳米线网络过程中，可以根据实际需要，通过改变微纳加工工艺参数，改变纳米线网络的尺寸和形状，可以克服传统的利用选区外延的方式难以改变纳米线网络尺寸和形状的困难。

(3)容易实现立式半导体/超导体异质结纳米线网络的大批量生产，可以大大节约材料和器件加工的成本。

附图说明

图1示意性示出了根据本发明实施例的半导体/超导体异质结纳米线网络的制备方法的流程示意图。

图2示意性示出了根据本发明实施例的第一衬底与半导体纳米片的垂直位置关系的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

图1示意性示出了根据本发明实施例的半导体/超导体异质结纳米线网络的制备方法的流程示意图。其中半导体/超导体异质结是指由半导体和超导体两种不同的材料结合在一起，所在的界面处构成异质结。

如图1所示，该半导体/超导体异质结纳米线网络的制备方法可以包括如下操作(a)～(d)。

(a)在第一衬底10上制备立式半导体纳米片11。

根据本发明的实施例，第一衬底10的材料包括但不限于半导体(如Si、GaAs)、金属(如Mo)、氧化物(如SiO_x)；半导体纳米片11的材料包括但不限于化合物半导体(如InAs、GaAs、InP、GaP、InSb或GaSb)。

根据本发明的实施例，半导体纳米片11的制备方式包括而不限于直接在第一衬底10上外延以及在第一衬底10上采用换源生长工艺在一维半导体纳米线轴向上外延获得。

根据本发明的实施例，半导体纳米片11的厚度可以处于而不限于几个纳米到百纳米量级，长度和宽度可以处于而不限于纳米的微米及以上量级。

根据本发明的实施例，立式可以是如图2中半导体纳米片11与第一衬底10的垂直位置关系或者是如图1中(a)图所示的半导体纳米片11与第一衬底10的倾斜位置关系。立式的半导体纳米片的优势是保证后续制备的半导体/超导体异质结纳米线网络非常容易从衬底上剥离和转移，大大降低后续器件加工的难度。

(b)在半导体纳米片11上原位外延超导体12，得到外延了超导体12的半导体纳米片11。

根据本发明的实施例，原位外延是指在预设真空条件下，在半导体纳米片11表面上外延超导体12。例如，预设真空条件的气压可在1×10^-6Pa。在立式半导体纳米片11上原位外延超导体12，是制备界面原子级平整的高质量半导体/超导体异质结纳米线网络的前提和基础；也可以有效释放半导体/超导体晶格失配引起的应力，保证获得的是高质量的异质结样品。由于采用原位外延的方式获得半导体/超导体异质结，因此，异质结界面可达原子级平整。

根据本发明的实施例，超导体12的材料包括而不限于元素超导体、合金超导体及化合物超导体。

根据本发明的实施例，制备III-V族半导体纳米片11和超导体12的方法包括而不限于分子束外延、金属有机化学气相沉积、化学气象沉积或化学束外延。

(c)将外延了超导体12的半导体纳米片11转移至第二衬底13上。

根据本发明的实施例，第二衬底13的材料包括而不限于半导体(如Si、GaAs)、金属(如Mo)、氧化物(如SiO_x)，第二衬底13在后续器件加工中可用作器件的背栅。

根据本发明的实施例，转移的方式包括而不限于干法转移及湿法转移。其中，干法转移是指转移过程中样品不与任何液体接触的转移；湿法转移是指样品分散在溶液中，再将样品分散在衬底上的转移。

(d)利用微纳加工，将半导体纳米片11上原位外延的超导体12加工成纳米线网络14，获得半导体/超导体异质结纳米线网络。

根据本发明的实施例，微纳加工包括而不限于电子束曝光、光刻、腐蚀等。将半导体纳米片11上原位外延的超导体12加工成纳米线网络14的过程中，可以根据实际需要，通过改变微纳加工工艺参数，改变纳米线网络的尺寸和形状，可以克服传统的利用选区外延的方式难以改变纳米线网络尺寸和形状的困难。

根据本发明的实施例，超导纳米线网络14的厚度可以处于而不限于几个纳米到百纳米量级，长度和宽度可以处于而不限于纳米到微米量级。

图2示意性示出了根据本发明实施例的第一衬底与半导体纳米片的垂直位置关系的示意图。在该位置关系中，半导体/超导体异质结纳米线网络的制备方法的步骤的相关描述可以参考图1中的描述，在此不再赘述。

根据本发明的实施例，还提供了具体实施例，应当注意，这些具体实施例的描述只是示例性的，而并非要限制本发明的保护范围。

例如，一种InSb/Al异质结纳米线网络的制备方法，包括如下操作(1)～(4)。

(1)利用分子束外延设备，利用Ag做催化剂，在Si(111)衬底上生长InAs纳米线。InAs纳米线生长温度为380℃-530℃，As/In束流比为30-50。InAs纳米线直径为几纳米到100纳米左右；InAs纳米线生长结束，衬底温度设为480℃-520℃，将Sb/In束流比设为20-80。将As源切换到Sb源，在InAs纳米线轴向上生长InSb纳米片。

(2)InSb纳米片生长结束后，将衬底温度降低至77K-273K，在InSb纳米片上原位外延超导金属Al，获得InSb/Al异质结纳米片。

(3)利用干法转移，将InSb/A1异质结纳米片转移到Si/SiO₂衬底上。

(4)利用微纳加工，将InSb纳米片上原位外延的Al加工成纳米线网络，纳米线网络的尺寸和数量可通过电子束曝光的工艺参数进行调节，获得InSb/Al异质结纳米线网络。

以上所述的半导体/超导体异质结纳米线网络的制备方法及具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述的本发明的制备方法及具体实施例并不限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。