阅读说明：本技术 高速电路及产生低干扰差分迹线的方法 (High speed circuit and method for generating low interference differential trace ) 是由 李政宪 于 2019-05-14 设计创作，主要内容包括：本发明公开一种高速电路及产生低干扰差分迹线的方法。高速电路具有一印刷电路板。一对的第一差分信号迹线和第二差分信号迹线是形成在印刷电路板的一第一表面上。第一差分信号迹线和第二差分信号迹线传输一电信号。一部分回路延伸通过印刷电路板。部分回路包括位于第一差分信号迹线和第二差分信号迹线下方的第一端槽和第二端槽。部分回路包括实质上平行于第一差分信号迹线和第二差分信号迹线的一对的侧槽。一固定构件将印刷电路板连接至由第一端槽、第二端槽与侧槽形成的一分隔区。固定构件在第一端槽和第二端槽中的一者或在侧槽中形成一间隙。侧槽的长度与间隙的长度可选定以降低来自电信号的一目标共同模态频率。(The invention discloses a high-speed circuit and a method for generating low-interference differential traces. The high-speed circuit has a printed circuit board. A pair of first and second differential signal traces are formed on a first surface of the printed circuit board. The first differential signal trace and the second differential signal trace transmit an electrical signal. A portion of the loop extends through the printed circuit board. The partial loop includes a first end slot and a second end slot located below the first differential signal trace and the second differential signal trace. The partial loop includes a side slot substantially parallel to a pair of the first differential signal trace and the second differential signal trace. A fixing member connects the printed circuit board to a partition formed by the first end groove, the second end groove and the side groove. The securing member forms a gap in one of the first and second end slots or in the side slot. The length of the side slots and the length of the gaps are selected to reduce a target common mode frequency from the electrical signal.)

高速电路及产生低干扰差分迹线的方法

技术领域

本发明一般涉及高速迹线，且具体地涉及位于一电路板上的一部分回路的结构，以抑制一高速差分信号迹线的辐射。

背景技术

高速差分信号迹线广泛用于服务器或存储器的产品设计中。许多服务器或存储器的产品包括一底座(chassis)，底座是安装在用于电子组件的不同印刷电路板。印刷电路板包括各种信号迹线，以提供信号至印刷电路板上的元件。信号迹线一般设置在用于一特定信号线的差分迹线对(differential trace pairs)中。印刷电路板上的此种差分迹线具有不同的模态，包括差分模态、共用模态和传输期间差分信号之间的模态转换。由于越来越多的产品应用包括不同电路板之间或电路板与电缆之间的差分信号转换，共用模态能量将藉此转换而通过连接器辐射至底座中的孔。共用模态能量会在两条差分迹线上均产生一信号。因此，共用模态能量可由此产生噪声而中断迹线上的信号传输并产生干扰问题。因此，当差分信号通过一偏斜通道(skewed channel)或依印刷电路板时会产生辐射。

图1为现有技术中一印刷电路板12上的一返流电路迹线10的范例。印刷电路板12附接于一接地平面层14。返流电路迹线10在印刷电路板12的一表面20上包括差分迹线22和差分迹线24。接地平面层14接触印刷电路板12的一相对的表面。箭头30示出差分迹线22中的一***电流。箭头32示出差分迹线24中的一感应电流。箭头34示出在差分迹线22下方的接地平面层14中产生的一返回电流。在图1中，箭头30示出的***电流减去耦合项(coupling terms)为共用模态能量。

在目前的电路设计中，共用模态过滤器(common mode filter)用于降低差分迹线上的信号辐射。因此，共用模态过滤器的电路部件实施于差分迹线的布线上的印刷电路板上，以减少来自迹线的信号辐射。共用模态过滤器的使用是有效的，但过滤器的电路需要占用印刷电路板上的空间。考虑到需要在印刷电路板上放置尽可能多的元件以使用所有物理表面空间，故此对电路板的布局产生一空间问题。

因此，亟需一种在印刷电路板中的共用模态过滤器，其具有较小间隔的差分迹线和一有效带宽(effective bandwidth)，以减少由共用模态能量引起的辐射。亟需将一部分的环形应用于印刷电路板上，以形成一共用模态过滤器。

发明内容

所揭露的一范例为一高速电路。高速电路具有一印刷电路板，印刷电路板具有一第一表面。一对的(a pair of)第一差分信号迹线(differential trace)和第二差分信号迹线位于印刷电路板的第一表面上。第一差分信号迹线和第二差分信号迹线传输一电信号。一部分回路(partial loop)延伸通过印刷电路板。部分回路包括在第一差分信号迹线和第二差分信号迹线下方的第一端槽和第二端槽。部分回路包括实质上平行于第一差分信号迹线和第二差分机线的一对的侧槽。一固定构件(anchor member)将印刷电路板连接至由第一端槽、第二端槽及侧槽形成的一分隔区(island)。固定构件在第一端槽和第二端槽中的一者中或在侧槽中形成一间隙。侧槽的长度和间隙的长度选定以从电信号中减小目标模频率。

所揭露的另一范例为一种产生一低干扰差分迹线的方法。一第一差分信号迹线和一第二差分信号迹线形成在一印刷电路板的一第一表面上。印刷电路板上的一部分回路的一路径长度和一间隙长度选定，以减少来自由第一差分信号迹线和第二差分信号迹线传输的一信号的一目标频率。一第一端槽和一第二端槽形成在第一差分信号迹线和第二差分信号迹线下方。第一端槽和第二端槽以选定出的路径长度分离。连接第一端槽和第二端槽的一对的侧槽形成。一固定构件形成以在第一端槽和第二端槽中的一者中或在二侧槽中的一者中形成一间隙，间隙的长度为选定出的间隙长度。

所揭露的另一范例为一种高速差分迹线结构，包括一第一差分信号迹线、平行于第一差分信号迹线的一第二差分信号迹线、一印刷电路板、一接地平面层、一部分回路以及一固定构件。印刷电路板具有一顶表面和一相对底表面。第一差分信号迹线和第二差分信号迹线形成在顶表面上。接地平面层具有一顶层，顶层与印刷电路板的相对底表面接触。部分回路延伸通过印刷电路板，部分回路包含位于第一差分信号迹线和第二差分信号迹线下方的一第一端槽和一第二端槽及实质上平行于第一差分信号迹线和第二差分信号迹线的一对的侧槽。固定构件将印刷电路板连接至由第一端槽、第二端槽及二侧槽形成的一分隔区，固定构件在第一端槽与第二端槽中的一者中或在二侧槽中形成一间隙。二侧槽的长度和间隙的长度根据通过第一差分信号迹线和第二差分信号迹线传输的一电信号选定，以降低一共用模态频率。

以上发明内容并不旨在代表本发明的各实施例或各方面。反而，前述发明内容仅提供一些于此阐述的新颖层面和特征的范例。当结合附图和所附权利要求时，本发明的上述特征和优点以及其他特征和优点将显见于如下对代表性实施例和用以实现本发明态样的详细说明中。

附图说明

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附的附图详细说明如下：

图1为现有技术中的具有一差分迹线的一印刷电路板自共用模态操作发出辐射的示意图；

图2A为具有一差分迹线和作为共用模态辐射的一过滤器的一部分回路的印刷电路板的透视图；

图2B为图2A中的印刷电路板的一顶视图；

图2C为具有作为来自信号迹线的共用模态辐射的一过滤器的一部分回路的另一印刷电路板的示意图；

图3为图2A、图2B中的差分迹线于不同频率的输出水平的图表示意图，其示出部分回路的影响；

图4为部分回路的不同的长度于不同频率的输出水平的图表示意图；

图5为具有不同长度和间隙宽度的部分回路的预测和测量频率响应的表格图。

本发明易受各种修改和替代形式的影响。所附附图中的范例已示出了一些代表性实施例，并将在本文中对其详细描述说明。然而，应当理解的是，本发明并不限定于所揭露的特定形式。反而，本发明将涵盖落入由所附权利要求界定的本发明的精神和范围内的所有修改形式、等效形式和替代形式的存在。

符号说明

10：返流电路迹线

12、100、200：印刷电路板

14：接地平面层

20：表面

22、24：差分迹线

30、32、34：箭头

40：第一接口

42：第二接口

44：第三接口

46：第四接口

110、112：差分信号迹线

114：顶表面

130、230：部分回路

132、232：分隔区

134、234：桥接器

140、142：端槽

144、146：侧槽

150、152：槽部

240：大圆形槽

302：第一曲线

304：第二曲线

306：第三曲线

308：第四曲线

310：第五曲线

410、420：曲线

L_path、L_gap：长度

S_cc21：共用模态输出

具体实施方式

本发明可以许多不同的形式实施。所附附图绘示代表性实施例，且将在本文中详细描述。本发明是本申请的原理的范例或说明，并不旨在将所揭露的广义方面限制于所示的实施例。就此而言，例如在摘要，发明内容和实施方式的部分中揭露但未在权利要求明确阐述的元件与限制应不意味或经推断而单独地或共同地并入权利要求中。为了详细说明描，除非特别声明，否则单数(singular)包括多个(plural)，反之亦然。并且「包括」一词代表「包括但不限于此」。此外，近似的词语，举例如「大约(about)」、「几乎(almost)」、「实质上(substantially)」、「近似(approximately)」等，在本文中可用于表示「于(at)」、「接近(near)」、「接近于(near at)」或「在3-5％内」、或「在可接受的制造公差范围内」、或其上述任何合理的组合。

图2A为根据本发明的具有一差分迹线和一部分回路的印刷电路板100的透视图，部分回路作为一共用模态过滤器(common mode filter)以降低辐射。图2B为印刷电路板100的顶视图。印刷电路板100安装在一接地层上。如图2A所示，印刷电路板100包括一对的差分信号迹线110和差分信号迹线112，此些差分信号迹线110和差分信号迹线112被制造形成于印刷电路板100的一顶表面114。差分信号迹线110和差分信号迹线112形成一通道，此通道允许信号在一发射器组件和接收器组件之间传输。虽然在此范例中，差分信号迹线110和差分信号迹线112的形状大致为矩形，但差分信号迹线可以是任何形状。此外，可以在印刷电路板100的与顶表面114的一相对侧上形成额外的迹线。

为了减少干扰，印刷电路板100包括一部分回路130的结构，用以减少共用模态能量。举例来说，部分回路130的结构可降低8GHz的一范例的目标频率的共用模态能量。加入此种部分回路130的结构抑制了由印刷电路板100上的迹线产生的电子噪声。目标频率取决于在差分信号迹线110和差分信号迹线112上传输的信号的迹线数据速率(trace datarate)。目标频率由印刷电路板100的干扰测试所确定。

部分回路130通过蚀刻掉印刷电路板100的一部分以形成。因此，印刷电路板的材料的分隔区(island)132形成在差分信号迹线110和差分信号迹线112的下方。分隔区132经由一桥接器134附接至印刷电路板100的剩余部分。如将说明的，部分回路130所需的面积小于过滤器当前使用的面积，由此释放印刷电路板100上的更多表面区域。部分回路130包括一对的端槽(end slot)140和端槽142，端槽140和端槽142蚀刻通过印刷电路板100。各端槽140和端槽142的一端由一对的侧槽144和侧槽146所连接。侧槽(side slot)144和侧槽146也蚀刻通过差分信号迹线110和差分信号迹线112附近的印刷电路板100。在此范例中，侧槽144是连续的，而侧槽146被桥接器134中断。因此，侧槽146被分成槽部(slot segment)150和槽部152。因此，各端槽140和端槽142的一第二端连接至相应的槽部150和槽部152的一端。各相应的槽部150和槽部152具有终止于桥接器134中的一相对端。如图2A及图2B所示，侧槽144实质上平行于侧槽146。因此，桥接器134构成一间隙以形成自端槽140、端槽142、侧槽144和侧槽146的部分回路。此范例中的桥接器134的坐落设置使得槽部150和槽部152的长度大致相等。然而，桥接器134的位置可以是侧槽144或侧槽146上的任何位置。除了差分信号线110和差分信号线112之间的端槽140和端槽142的部分以外的位置，桥接器134也可坐落于端槽140和端槽142中的一者上。

在此范例中揭露的部分回路130减少由差分信号迹线110和差分信号迹线112传输的信号于一目标频率的共用模态辐射。可调整回路长度和间隙长度的部分回路参数，以减少来自差分信号迹线110和差分信号迹线112上的共用模态能量以及目标频率。部分回路130仰赖于使用一四接口s参数(four port s-parameter)的一差分迹线电路的建模(modeling)。

对于一四接口(两个信号迹线)s参数，存在***项(insertion term)S31和***项S42以及感应项(induction term)S41和感应S32。举例来说，在图1中，差分迹线22可基于第一接口40、第二接口42、第三接口44和第四接口46建模(modeling)。基于冷次定律(Lenz’sLaw)，感应项具有相对于***项的相反方向。基于一混合模态s参数公式(mixed mode s-parameter formula)，差分信号的差分输出(S_dd21)可表示为：

基于混合模态s参数公式(mixed mode s-parameter formula)，差分信号的共用模态输出(S_cc21)可表示为：

经由图2A及图2B中的部分回路130的结构以降低共用模态输出能量的方法涉及使耦合项(coupling term)增加。如图1所示，在差分迹线22正下方的接地平面14中具有箭头34所示的差分信号的返回电流。箭头34所示的返回电流沿箭头30所示的电流的相反方向流动。因此，可以设计一返回电流路径以致目标频率的破坏性干扰(destructiveinterference)。在此情况下，一邻近的迹线(例如是差分迹线24)将成为返回电流的一新路径。此种新的返回电流路径使耦合项增加。因此，共用模态能量将大幅降低。对于一迹线上的差分信号，接地平面中的返回电流将沿着迹线下方的相反方向流动。因此，诸如部分回路130的部分回路的结构可被设计以过滤除在目标频率的一返回电流。部分回路130的结构提供额外的电感和电容且用作为一用于返回电流的LC过滤器。

在此情况下，邻近的迹线将成为返回电流的一新路径并且使耦合项增加。因此，若差分信号流动经过差分信号迹线110，则返回电流路径将由部分回路130引导通过差分信号迹线112。因此，共用模态能量将大幅降低。用以使共用模态能量降低的公式表示为：

其中，

在上述的代数式中，部分回路的长度为L_path，且回路中二槽之间的间隙的长度为L_gap。TD表示一差分信号在差分迹线和中传输的每毫英寸(mil)长度的时间延迟(timedelay)，f为目标频率，K₁及K₂为取决于差分迹线对的物理结构(包括厚度和迹线的材料等因素)的比例系数(scaling coefficient)。在此范例中，比例系数由模拟数值拟合(fitting)的常数。不同的印刷电路板(PCB)结构将具有不同的比例系数。通过使用上述代数式，可确定部分回路的最佳路径长度及部分回路中的间隙长度，以降低于目标频率的辐射。接着，可将所确定的长度应用于电路板的槽的制造当中，此些槽(slot)构成差分迹线下方的部分回路。部分回路可具有其他不同的形状。

图2C绘示不同形状的部分回路的顶视图。图2C绘示一示例性的印刷电路板200以支撑类似于图2A中的差分信号迹线110和差分信号迹线112。印刷电路板200安装在一接地层上。为了减少干扰，印刷电路板200包括减少共用模态能量的部分回路230的结构。举例来说，部分回路230的结构可降低于一8GHz的示例性的目标频率的共用模态能量。应用此种部分回路230的结构降低印刷电路板200上的迹线产生的电子噪声。目标频率取决于在印刷电路板200上的迹线(图中未绘示)上传输的信号的迹线数据速率。

通过蚀刻掉印刷电路板200的一部分以形成部分回路230。因此，印刷电路板材料的一分隔区232形成在于印刷电路板200上形成的信号迹线的下方。分隔区232经由桥接器234附接至印刷电路板200的剩余部分。部分回路230所需的面积小于过滤器当前使用的面积，从而释放印刷电路板200上的更多表面区域。部分回路230包括蚀刻通过印刷电路板200的一大圆形槽240。大圆形槽240的各端部终止于桥接器234中。然而，桥接器234的位置可以是大圆形槽240上的任何位置。在此范例中所揭露的部分回路230降低来自迹线所传输的信号于目标频率的共用模态辐射。可调整如回路的长度和间隙的长度的部分回路参数，以降低来自轨道上的信号共用模态能量和目标频率。

图3绘示一图表，其示出来自不同的部分回圈参数的示例性输出，其中是采用前述与图2A和图2B中所示的示例性的印刷电路板100相关的设计方法。图3中的曲线为拟合(fitting)比例系数K₁和K₂的模拟结果。图3示出感应项数值的幅度对应频率的曲线的各种比较。图3中所示的各感应项的曲线由一恒定的回路路径长度(328毫英寸，mil)所形成但具有不同的间隙长度以中断回路。因此，第一曲线302表示4毫英寸(mil)的间隙长度，第二曲线304表示20毫英寸(mil)的间隙长度，第三曲线306表示40毫英寸(mil)的间隙长度，第四曲线308表示60毫英寸(mil)的间隙长度，第五曲线310表示80毫英寸(mil)的间隙长度，而第六曲线312表示100毫英寸(mil)的间隙长度。

在此范例中，对于各条曲线，目标频率系为8GHz且时间延迟(time delay，TD)为1.4285*10^-13秒。在此范例中，示例性的微带迹线(micro-strip trace)，例如是图2A～图2C中的差分信号迹线110和差分信号迹线112，由介电常数为3.8且厚度为2.7毫英寸(mil)的介电材料所制成。对应此些参数，比例系数K₁和K₂相应地为1.5和2/3的常数。在此种情况下，部分回路的路长度(L_path)为328毫英寸(mil)，且间隙长度可根据期望的目标频率而变化。在此范例中，图2A中的差分信号迹线110和差分信号迹线112之间的最小宽度可以是25毫英寸(mil)。平行于差分信号迹线110和差分信号迹线112的槽的最小长度是4毫英寸(mil)。

可通过在电子设计自动化工具(EDA tool)中创建一3D结构的模拟(simulation)来计算和验证具有不同间隙长度(L_gap)的共用模态输出(S_cc21)，以模拟出一等效通道模型(equivalent channel model)。与其他形状的蚀刻设计(例如是需要一更长的路径长度(例如440毫英寸)的U形空隙)相比，图2A～图2C中的部分回路130的结构可在相同的目标频率下具有一深降(deep drop)，但在印刷电路板100上却需一较小的布线面积(routingarea)。

图4为一图表，其绘示出与不同的路径长度以降低共用模态能量相关的一曲线比较。因此，图4绘示出一回路结构(例如是图2A～图2C中的部分回路130的结构)的曲线410，具有一328毫英寸的路径长度和一4毫英寸的侧槽的槽部之间的间隙长度。第二个曲线420显示具有一428毫英寸的路径长度和一80毫英寸的侧槽的槽部之间的间隙长度。在曲线410中，振幅的最大下降发生在8GHz的目标频率附近。在曲线420中，对应的振幅的最大下降发生在约8GHz。此显示需要最小化第2图中的形成部分回路结构的槽之间的间隙。因此，图4显示出前述说明的技术非取决于接地空洞长度(ground voiding length)。第一个曲线410具有344毫英寸(348毫英寸减去4毫英寸)的一接地空洞长度。第二个曲线420具有348毫英寸(428毫英寸减去80寸)的一接地空洞长度。因此，曲线410和曲线420具有相似的接地空洞长度，但在对于共用模能量的降低，产生不同的结果。

图5显示不同的路径长度和间隙长度以及最终计算得出的实际降低频率和期望降低频率的图表。计算得出的实际降低频率基于前述代数式所定。期望降低频率由模拟结果所定。图5的表格显示4毫英寸的间隙和348毫英寸的路径长度可实现最接近目标数值8GHz的降低频率。对于较长的428毫英寸的路径长度与80毫英寸的间隙长度，其期望降低频率为8.8GHz，而实际降低频率为8.91GHz。因此，最后的条目反映图4中的曲线420。

如在本发明中所使用的术语如「组件(component)」、「模型(model)」、「系统(system)」等一般指与计算机相关的实体物或硬件(例如是电路)、硬件和软件的组合、软件、或与具有一或多个特定功能的操作机器相关的实体物。举例来说，组件可以但不限于是在处理器(例如是数字信号处理器)上运作的一进程(process)、一处理器、一物件，一可执行文件、一执行绪(thread of execution)，一程序和/或计算机。作为说明，在控制器上运行的应用程序及控制器都可以是组件。一或多个组件可驻留(reside)在进程和/或执行绪内，且组件可以位于一计算机上和/或分布在二个或更多计算机之间。此外，「装置」可以采用专门设计的硬件形式、通过在其上执行软件使硬件能够执行特定功能而专门制作的一硬件、储存在计算机可读媒体上的软件、或其组合。

本发明所使用的用语的目在仅在于描述特定实施例，而不旨在限制本发明。如本文所使用的，除非上下文中另外清楚地指出，否则单数形式的「一」和「该」的用语也包括多个的形式。此外，在说明书及/或权利要求中使用的用语「包含(include)」、「具有(have)」或其的类似的用语，旨在于涵盖类似「包括(comprise)」的用语的意思。

除非另外定义，否则本文使用的所有用语(包含技术和科学的用语)具有与本发明所属技术领域中的通常知识所理解的相同的含义。将进一步理解的是，诸如在那些常用的字典中定义的用语应被解释为与其在相关领域中使用的内容及含义一致，且除非在此明确定义，否则不会被理解为一理想化的或过度形式化的意思。

虽然上文已描述说明本发明的各种实施例，然而应理解，其仅以示例性的方式呈现，而非作为限制。尽管已通过一或多个实施方式说明和描述本发明，然在阅读和理解本发明说明书和所附的附图后，本领域中的技术人员可思及或了解等效的改变及修订。此外，尽管可能仅以数个实施方式中的一者揭露了本发明的特定特征，若对于任何所预期和有利的给定或特定的应用，则此特征可与其他实施方式的一或多个的其他特征组合。因此，本发明的广义度和范围理应不受到上文所述任何实施例的限制。反而，本发明的范围应根据附上的权利要求及其均等范围来界定。