具体实施方式

下文将参照附图更完全地描述本申请，在附图中显示本申请的实施例。然而，本申请不局限于在这里阐述的实施例。相反地，提供这些实施例以便彻底地并完全地说明，并完全地将本申请的范围传达给本领域的技术人员。在附图中，为了清楚起见可能夸大了层和区域的厚度。全文中相同的数字标识相同的元件。如这里所使用的，术语“和/或”包括相关所列项目的一个或多个的任何和所有组合。

这里所使用的术语仅仅是为了详细的描述实施例而不是想要限制本申请。如这里所使用的，除非本文清楚地指出外，否则单数形式“一”、“该”和“所述”等也包括复数形式。还应当理解的是说明书中使用的术语“包括”说明所述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他的特征、整体、步骤、操作、元件、部件、和/或其组合的存在或者增加。

应该理解当将一元件例如层、区域或者衬底称为“在另一个元件上”或者延伸“到另一个元件之上”时，可以是直接在另一个元件上或者直接延伸到另一个元件之上或者存在中间元件。相反地，当将一元件称为“直接在另一个元件上”或者“直接延伸到另一个元件之上”，则就不存在中间元件。也应当理解的是当将一种元件称为“连接”或者“耦合”至另一个元件时，可以是直接地连接或者耦合到另一个元件或者存在中间元件。相反地，当将一种元件称为“直接连接”或者“直接耦合”至另一个元件时，就不存在中间元件。

应该理解，尽管这里可以使用术语第一、第二等等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不受这些术语的限制。这些术语仅仅用于将一个元件、组件、区域、层或者部分与另一个元件、组件、区域、层或者部分区分开。因而，在不脱离本申请精神的情况下，可以将下文论述的第一元件、组件、区域、层或者部分称作第二元件、组件、区域、层或者部分。

而且，相对术语，例如“下面”或者“底部”和“上面”或者“顶端”在这里用于描述如附图中展示的一个元件与另一个元件的关系。应该理解相对术语除了包括附图中所述的方向外还包括器件的不同方向。例如，如果翻转图中的器件，则被描述为在另一元件的下边的元件变为在另一个元件的上边。因此示范性术语“下面”根据图的具体方向包括“下面”和“上面”两个方向。同样地，如果翻转一个图中的装置，描述为“在其他的元件下面”或者“在其他的元件之下”的元件定向为在其它元件上方。因此，示范性术语“在下面”或者“在...之下”包括上面和下面两个方向。

这里参照示意性说明本申请的理想化实施例的横截面图(和/或平面图)来描述本申请的实施例。同样地，可以预计会存在因例如制造工艺和/或容差而导致的与示意图形状的偏离。因而，不将本申请的实施例认为是对这里说明的区域的具体形状的限制，而是包括由例如制造导致的形状的偏差。例如，说明为或者描述为矩形的蚀刻区域典型地具有圆的或者曲线特征。因而，图中说明的区域本质上是示意性的，它们的形状不表示装置区域的精确的形状也不限制本申请的范围。

除非另有限定，这里使用的全部术语(包括技术和科学名词)与本申请所属领域的普通技术人员通常所理解的具有同样的意义。还应当理解的是术语，例如在常用词典中定义的术语应当被解释为与相关技术的文献中的意义相协调，除非这里清楚地限定外，不解释为理想化或者过分形式意义。本领域的技术人员应当理解，对邻近另一部件配置的结构或功能部件的引用可能具有重叠或者在另一部件之下的部分。

本申请公开了一种半导体结构及其制造方法，该半导体结构可以包括具有高深宽比的部件，该深宽比例如可以1:20-1:100，例如可以包括具有高深宽比电容器的半导体结构，而该高深宽比电容器可以是圆筒形电容器，或者其他任意示意形状的高深宽比电容器。以下的实施例以具有圆筒形结构的电容器为例，但本申请并不限制于此，具体的电容器结构和制程工艺如下：

接下来，将进一步详细介绍根据本申请的一个实施例公开的，上述半导体器件的制程工艺和所采用的材料：

本申请公开了一种半导体结构的制造方法，可以适用于制造圆筒形电容器(Cylinder Capacitor)结构，但并不局限于圆筒形电容器结构的制造方法，并且本申请中制造方法特别适用于高深宽比接触孔的刻蚀，当然本申请的方法也不局限于高深宽比接触孔，也可以适用于任何高深宽比开孔的工艺中。

本申请实施方式之一，具体的制程工艺如下：

本申请的制程工艺，如图2a所示，可以先提供有例如MOS(Metal OxideSemiconductor)晶体管的电路元件的半导体基底100，半导体基底100上例如形成有栅极、源/漏极、位线等功能部件。同时在半导体基底上还可以形成有层间绝缘层和刻蚀停止层。

随后，可以在半导体基底100上面形成刻蚀停止层200，在刻蚀停止层上形成牺牲模层300。所述牺牲模层可以使用氧化物，常见的例如，SiO₂、SiOH、PSG(Phosphosilicateglass，磷硅酸盐玻璃)、BPSG(Borophosphosilicate glass，硼磷硅酸盐玻璃)、SiCOH、TEOS(Tetraethylorthosilicate，正硅酸乙酯)中的任意一种或两种以上的组合。牺牲模层可以通过化学气相沉积(CVD)、低压化学气相沉积(LPCVD)或等离子增强化学气相沉积(PECVD)等适宜的工艺。

随后，可以在牺牲模层上形成掩模层(未图示)，掩模层可以包括利用CVD工艺形成的多晶硅(Poly-Si)、掺杂硅(Dope-Si)、无定形碳(ACL)、旋涂硅(SOH)层等常见的掩模材料。

随后，可以采用常规的光刻手段对掩模层进行光刻处理以得到图形化的掩模层。

随后，可以依据图形化的掩模层刻蚀牺牲模层，以形成圆筒形的凹槽400，该凹槽400形成用于实施后续沉积下电极、介电层、顶电极等制程工艺空间。刻蚀工艺可以采用常规的干法刻蚀工艺或者湿法刻蚀工艺，为了体现本申请可以尽量缩小开孔间距的优势，本申请可以采用离子角度分布函数控制(Ion Angular Distribution Function，IADF)的刻蚀方法，通过脉冲调制和高功率的刻蚀来进一步的减小弓形问题的出现。

随后，可以去除掩模层，例如采用常规的灰化工艺等除去手段。

随后，如图2b所示，可以在牺牲模层形成的圆筒形的凹槽的内侧壁上形成侧墙500，同时，如图1的横截面剖面图所示，侧墙500的形成厚度h，由圆筒形电容器的下电极600的侧壁外周尺寸决定，即使得，凹槽400的内侧壁直径Φ减去侧墙的厚度h恰好等于圆筒形下电极的侧壁外周直径通过在凹槽400内侧壁形成一定厚度的侧墙500，能够有效的减少最终沉积孔的孔径，这样可以在对牺牲模层300进行刻蚀开孔时，不必将开孔凹槽的孔径尺寸限定为圆筒形电容器的关键尺寸，而是选择尽量大的开孔，只要能满足电容集成度的需要以及必须的相邻孔间距的要求，通过尽量开大孔，这样就可以很好的解决刻蚀不充分(Under etch)所导致的不能充分开孔(Not-Opne)的问题，由于开孔可以足够大，从而即便是高深宽比的槽孔，也可以有效将槽底开孔而不会出现不能充分开孔(Not-Opne)的问题，而如上所述，开大孔后的孔径Φ与目标结构的关键尺寸不一致的问题，则最终通过形成特定厚度的侧墙层来加以缩小调整沉积孔的大小。不仅如此，由于在申请实施方式中的，关键尺寸的控制是通过后续侧墙层的形成来调整控制，而不是通过牺牲模层的开孔尺寸来限定控制，因此牺牲模层的开孔不再必须双重图形化(DPT)或者四重图形化(QPT)等掩模形成工艺以及随后的硬掩模多晶硅刻蚀(Hard Mask Poly Etch)、硬掩模氧化物(Hard MaskOxide Etch)等复杂的工艺制程，从而大大简化工艺制程。在现有技术的工艺中，一般在制备30-40nm的DRAM时，可以不需要用到DPT等复杂的多重图形工艺，但是如果要制备30nm以下尺寸的产品时，则必须要用到多重图形工艺等复杂的技术，而如果采用本申请的刻蚀开孔后在形成侧墙调整开孔尺寸的方法，则即便是制备30nm以下尺寸的产品仍然可以像制备30-40nm的产品一样不需使用多重图形等复杂工艺。

为了保证形成侧墙500的厚度均匀且能够精确控制，可以采用原子层沉积工艺(ALD)。为了保证不影响后续工艺以及最终产品的电性能，侧墙可以采用常见的介电材料，例如，可以是包含氮化物、氧化物和旋涂碳组合物组成的组中的任意一种或两种以上的组合。

形成侧墙500可以采用先在整个半导体基体上形成侧墙层，然后进行各向异性刻蚀从而形成侧墙。各向异性刻蚀主要是为了去除在形成侧墙层过程中形成的不期望的侧墙层的底部，该侧墙层的底部可能会妨碍后续沉积的下电极底壁与下部着陆焊垫(LandingPad)等的连通，因此需要进行去除。采用各向异性的干法刻蚀，可以保证仅去除不期望的侧墙层底部而不会对凹槽侧壁的侧墙层造成损失，当然也可以采用合适的化学腐蚀液进行湿法刻蚀，前提是要保证去除侧墙层的底部，同时保证沉积孔的孔径能缩减期望的尺寸。在其他替代方式中，该侧墙层的刻蚀也不是必须的，例如在有的情况，形成侧墙层时，仅仅是在凹槽的侧壁形成了侧墙层，而在凹槽的底壁上并没有形成侧墙层，也即侧墙层没有底部结构，则不必要再对侧墙层进行刻蚀。

在形成侧墙500结构之后，可以在包括侧墙500的电容孔内进行下电极的沉积工艺。例如可以在整个半导体结构，包括电容孔内淀积一层TiN作为下电极600，如图2c所示。然后可以对下电极例如TiN进行回刻，接着可以采用干法或湿法腐蚀将牺牲膜层300和侧墙500等材料进行去除，本发明的一个实施例优选采用湿法腐蚀将牺牲膜层300和侧墙500等材料去除，如图2d所示。对于本发明的其他实施例，还可以采用干法刻蚀去除牺牲膜层，采用湿法腐蚀去除侧墙结构。

最后，如图2d所示，可以在下电极600内外同时形成电容结构中的介质层700和上电极800。介质层可以采用高k介质材料，例如可以采用ZAZ(Zr/Al₂O3/Zr)材料，而上电极例如可以采用掺杂多晶硅锗等材料作为电极层。

本申请的另外一个实施例还公开了一种半导体结构的制造方法，可以适用于制造凹形电容器(Concave Capacitor)结构，其中，该实施例在形成侧墙及其之前的工艺方法，可以与前一实施例中制造圆筒形电容器结构的方法相同，此处不再赘述，当然也可以采用合适的替代工艺进行，下面主要针对形成侧墙后的工艺方法进行描述，具体是：

参见图3所示，在衬底100’上的层间介质层300’的沟槽内侧壁形成侧墙500’结构之后，可以在包括侧墙500’的电容孔内依次沉积形成下电极600’、介电层700’和上电极800’。例如可以在整个半导体结构，包括电容孔内淀积一层TiN作为下电极600’，然后可以对下电极600’进行回刻，接着在下电极600’上沉积介电层700’，介电层700’例如可以是ZAZ(Zr/Al₂O3/Zr)材料。最后，在整个半导体结构，包括电容孔内沉积上电极材料，填满电容孔内空间以形成上电极800’，上电极材料例如可以采用掺杂多晶硅锗等材料作。

由第二实施方式制造方法所制备得到的凹形电容器，如图3所示，可以包括嵌入于半导体衬底100’上的层间介质层300’中的沟槽，设置于沟槽侧壁的侧墙500’，在侧墙500’内侧依次设置的下电极600’、介电层700’和上电极800’。与第一实施方式制造得到的圆筒形电容器结构有所不同，本实施方式中的凹形电容器中，侧墙500’可以不被去除，而作为电容器结构的一部分包覆在下电极600’的外侧。在侧墙500’的外侧壁上，还包绕着层间介质层300’。

除了上述实施方式，本申请的制造方法也同样适用于其他的具有高深宽比的半导体结构的制造方法，从而能够解决在高深宽比开孔工艺中所存在的开孔不充分或开孔存在弓形的问题，以及采用简单的工艺制程即可实现降低半导体结构的关键尺寸，以替代现有的采用复杂的多重图形化等工艺来控制降低关键尺寸。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。