阅读说明：本技术 肖特基二极管 (Schottky diode ) 是由 费拉·阿珂哈利尔 理查德·普赖斯 布莱恩·科布 于 2018-12-11 设计创作，主要内容包括：一种肖特基二极管包括：第一电极；第二电极；以及半导体材料主体,其在第一界面处连接到第一电极,在第二界面处连接到第二电极,其中第一界面包括位于第一平面中的第一平面区域,并且第一电极具有沿垂直于第一平面的第一方向在第一平面上的第一投影,第二界面包括位于第二平面中的第二平面区域,并且第二电极具有沿所述第一方向在第一平面上的第二投影,第二投影的至少一部分位于第一投影的外部,所述第二平面区域沿所述第一方向偏离第一平面区域,并且第一界面和第二界面中的一个提供肖特基接触。(A schottky diode comprising: a first electrode; a second electrode; and a body of semiconductor material connected to the first electrode at a first interface and to the second electrode at a second interface, wherein the first interface comprises a first planar region lying in a first plane and the first electrode has a first projection onto the first plane in a first direction perpendicular to the first plane, the second interface comprises a second planar region lying in a second plane and the second electrode has a second projection onto the first plane in said first direction, at least a portion of the second projection being outside the first projection, said second planar region being offset from the first planar region in said first direction and one of the first and second interfaces providing a schottky contact.)

肖特基二极管

技术领域

本发明涉及肖特基二极管及其制造方法。具体地，但是非穷举地，本发明的某些实施例涉及用于集成在薄和/或柔性电子电路中的肖特基二极管，并且某些实施例涉及用于这种应用或其他应用的薄膜肖特基二极管。

背景技术

肖特基二极管是公知的电子组件，通常提供从其导通状态到非导通状态的非常快速的切换，因此它们对于整流高频信号特别有用。肖特基二极管还公知地用于许多其他电子应用和电路配置。

肖特基二极管包括被半导体横向或纵向隔开的两个导电电极(一个肖特基电极和一个欧姆电极)。在柔性电子器件中，肖特基二极管显示为具有多种不同的材料系统，其中包括金属氧化物和有机半导体。垂直二极管由被半导体层隔开的平行平板导体组成，而横向二极管通常由位于同一平面上并被半导体覆盖的两个电极组成。

通过优化肖特基电极的功函数与半导体的费米能级之间的差异来实现肖特基势垒高度的控制。这可以通过选择肖特基电极的导体和/或通过借助修改半导体材料(在金属氧化物的情况下为氧含量)以控制费米能量来实现。

在垂直二极管配置中，困难围绕着使用夹在金属触点之间的半导体来实现稳定且可再现的势垒高度。由于金属-半导体界面处的表面缺陷而产生可变性，这会对阈值电压、击穿电压和RC时间常数产生重大影响。金属氧化物半导体垂直堆叠的另一关键挑战是由氧气还原引起的。为了在顶表面上形成欧姆接触，例如，通常选择局部还原金属氧化物的导体。如果金属氧化物半导体太薄和/或氧含量太低，则可能导致通向肖特基电极的导电路径，从而导致早期的器件击穿。

横向二极管结构提供了对从欧姆接触穿过半导体到肖特基接触的电流路径的改进控制。触点的横向隔开成为关键的控制因素，因此对半导体厚度或其氧含量的影响较小。但是，对于横向二极管，蚀刻选择性问题可能会限制肖特基电极/触点和欧姆电极/触点的两种不同金属的选择。

发明内容

本发明的某些实施例旨在至少部分地克服与现有技术相关联的问题中的至少一个。某些实施例旨在提供适用于薄和/或柔性电子电路的肖特基二极管，并且某些实施例旨在提供薄膜肖特基二极管。某些实施例旨在提供制造肖特基二极管的方法，这些方法与用于生产薄和/或柔性电子电路和电路组件的技术兼容。

根据本发明的第一方面，提供了一种肖特基二极管，包括：第一电极；第二电极；以及半导体材料主体(例如，层)，其在第一界面结处(通过第一界面结)连接到所述第一电极，在第二界面结处(通过第二界面结)连接到所述第二电极，其中所述第一界面包括位于第一平面中的第一平面区域，并且所述第一电极具有沿垂直于所述第一平面的第一方向在所述第一平面上的第一投影，第二界面包括位于第二平面中的第二平面区域，并且所述第二电极具有沿所述第一方向在所述第一平面上的第二投影，所述第二投影的至少一部分位于所述第一投影的外部，所述第二平面区域在所述第一方向上偏离所述第一平面区域(与所述第一平面区域分开，隔开)，并且所述第一界面和所述第二界面中的一个提供肖特基(整流)接触。

在某些实施例中，第一电极是下电极，第二电极是上电极，例如相对于衬底或其他支撑。在某些替代实施例中，第一电极是上电极，第二电极是下电极。

在某些实施例中，二极管进一步包括衬底，例如支撑电极和半导体材料主题。

在某些实施例中，所述第二平面平行于所述第一平面。

在某些实施例中，所述第一界面由所述第一平面区域组成。

在某些实施例中，所述第二界面由所述第二平面区域组成。

在某些实施例中，所述第二投影完全(完整地)位于所述第一投影的外部，由此，所述第二平面区域沿所述第一方向在所述第一平面上的投影完全位于所述第一平面区域沿所述第一方向在所述第一平面上的投影的外部。

在某些实施例中，所述第一投影的一部分位于所述第二投影的内部。

在某些实施例中，所述第一投影全部位于所述第二投影的内部。

在某些实施例中，所述第二平面区域沿所述第一方向在所述第一平面上的投影完全位于所述第一平面区域沿所述第一方向在所述第一平面上的投影的外部。

在某些实施例中，所述第一平面区域沿所述第一方向在所述第一平面上的投影的一部分(一些)位于所述第二平面区域沿所述第一方向在所述第一平面上的投影的内部。

在某些实施例中，所述第一平面区域沿所述第一方向在所述第一平面上的投影全部位于所述第二平面区域沿所述第一方向在所述第一平面上的投影的内部。

在某些实施例中，所述二极管还包括衬底，所述第一电极布置在所述衬底的表面上。

在某些实施例中，所述二极管还包括介电材料主体(例如，层)(例如，介电层)。

在某些实施例中，所述介电主体布置为在所述第一方向上将所述第二电极与所述第一电极间隔开(分开)。

在某些实施例中，所述介电主体包括窗口，并且所述第一界面布置在所述窗口的内部。

在某些实施例中，所述半导体材料主体包括至少部分地填充所述窗口的第一部分，以及从所述窗口横向延伸(即，在平行于所述第一平面的方向上)并覆盖所述介电主体的表面的至少一部分的第二部分。

在某些实施例中，所述第二电极布置为覆盖所述介电主体的所述第二部分的至少一部分。

在某些实施例中，所述二极管还包括另一介电材料主体(例如，层)，其布置为覆盖所述半导体材料主体的至少一部分和所述第二电极的至少一部分。

在某些实施例中，所述另一介电材料主体布置为覆盖所述半导体材料主体的全部。

在某些实施例中，所述第一和第二界面中的至少一个包括以下至少一个的经表面处理的部分：所述第一电极；所述第二电极；以及所述半导体材料主体。

根据本发明的另一方面，提供了一种肖特基二极管，包括：第一电极；第二电极；以及半导体材料主体(例如，层)，其在第一界面结处(通过第一界面结)连接到所述第一电极，在第二界面结处(通过第二界面结)连接到所述第二电极，其中所述第一界面包括位于第一平面中的第一平面区域，并且所述第一界面具有沿垂直于所述第一平面的第一方向在所述第一平面上的第一投影，所述第二界面包括位于第二平面中的第二平面区域，并且所述第二界面具有沿所述第一方向在所述第一平面上的第二投影，第二投影的至少一部分位于第一投影的外部，所述第二平面区域在所述第一方向上偏离所述第一平面区域(与所述第一平面区域分开，隔开)，并且所述第一界面和所述第二界面中的一个提供肖特基(整流)接触。

根据本发明的另一方面，提供了一种肖特基二极管，包括：第一电极；第二电极；以及半导体材料主体，其在第一界面结处(通过第一界面结)连接到所述第一电极，在第二界面结处(通过第二界面结)连接到所述第二电极，其中所述第一界面包括位于第一平面中的第一平面区域，并且所述第一电极具有沿垂直于所述第一平面的第一方向在所述第一平面上的第一投影，所述第二界面包括第二平面区域，并且所述第二电极具有沿所述第一方向在所述第一平面上的第二投影，所述第二投影完全位于第一投影的外部，所述第一界面和所述第二界面中的一个提供肖特基(整流)接触，所述主体包括第一侧面和第二侧面，所述第二侧面在所述第一方向上与所述第一侧面间隔开所述主体的厚度，并且所述第一平面区域在所述主体的所述第一侧面上，所述第二平面区域在所述主体的所述第二侧面上。

在某些实施例中，所述第二平面区域位于所述第一平面中。

在某些实施例中，所述第二平面区域位于第二平面中。

在某些实施例中，所述第二平面平行于所述第一平面。

在某些实施例中，所述第二平面沿所述第一方向与所述第一平面间隔开。

在某些实施例中，所述二极管还包括布置为支撑所述第一电极的衬底。

在某些实施例中，所述半导电材料主体包括：布置为覆盖所述第一电极的表面的至少一部分的第一部分；以及从所述第一电极横向延伸的第二部分，所述第二电极布置为覆盖所述半导体材料主体的所述第二部分的至少一部分。

在某些实施例中，所述二极管还包括另一介电材料主体(例如层)，其布置为覆盖所述半导体材料主体的至少一部分和所述第二电极的至少一部分。

在某些实施例中，所述另一介电材料主体布置为覆盖所述半导体材料主体的全部。

在某些实施例中，所述第一界面和第二界面中的至少一个包括以下至少一个的处理的(例如，经表面处理的)部分：所述第一电极；所述第二电极；以及所述半导体材料主体。

在某些实施例中，所述半导体材料主体包括第一层和第二层，所述第一界面包括所述第一层的一部分(例如，表面部分)，所述第二界面包括所述第二层的一部分。

本发明的另一方面提供了一种肖特基二极管，包括：第一电极；第二电极；以及半导体材料主体，其在第一界面(结)处连接到所述第一电极，在第二界面(结)处连接到所述第二电极，其中所述第一界面基本上是平面的，位于第一平面中，所述第二界面在垂直于所述第一平面的第一方向上以及在平行于所述第一平面的第二方向上偏离所述第一界面(与之分开)。

在某些实施例中，第二界面偏离第一界面，使得第二界面在第一平面上的投影不与第一界面重叠。在替代实施例中，存在部分重叠，在其他实施例中，存在完全重叠。

在某些实施例中，第二界面在第一平面上的所述投影与第一界面相隔至少1nm的距离，但是实际间隔将取决于许多因素，例如可通过本说明书中讨论的制造工艺/光刻工具以及所需的器件参数实现的最小特征尺寸。

在某些实施例中，所述第二界面基本上是平面的，位于第二平面中，并且第二平面可以平行于第一平面。

在某些实施例中，二极管还包括介电材料层，其中所述半导体材料主体包括沿垂直于所述第一平面的方向从所述第一界面延伸并且穿过介电材料层到达介电材料层表面的第一部分，以及沿所述表面，在平行于所述第一平面的方向上延伸的第二部分。

在某些实施例中，第二电极与所述第二部分的一端和所述表面的一部分重叠。

在某些实施例中，第一界面包括第一电极的基本平坦的表面的第一部分，并且介电材料层覆盖第一电极的所述基本平坦的表面的至少第二部分(与之重叠)。

在某些实施例中，第一界面是肖特基结，所述第二结是欧姆结，并且在替代实施例中，第二界面是肖特基结，所述第一结是欧姆结。在某些实施例中，第一和第二界面中的一个是肖特基结，并且第一和第二界面中的另一个是在肖特基结导通时允许电流流过肖特基二极管的任何结。

在某些实施例中，所述第一电极包括选自包括以下项的列表的第一材料或由其组成：诸如Au、Ti、Al、Mo、Pt、Pd、Ag、Cu、Ni、Cr、Ta、W之类的金属；诸如MoNi、MoCr、AlSi之类的金属合金；透明导电氧化物(诸如ITO、IZO、AZO)；诸如TiN之类的金属氮化物；诸如炭黑、碳纳米管、石墨烯之类的碳材料；诸如聚苯胺、PEDOT:PSS之类的导电聚合物；或半导体材料。

在某些实施例中，所述第二电极包括选自包括以下项的列表的第二材料或由其组成：诸如Au、Ti、Al、Mo、Pt、Pd、Ag、Cu、Ni、Cr、Ta、W之类的金属；诸如MoNi、MoCr、AlSi之类的金属合金；透明导电氧化物(诸如ITO、IZO、AZO)；诸如TiN之类的金属氮化物；诸如炭黑、碳纳米管、石墨烯之类的碳材料；诸如聚苯胺、PEDOT:PSS之类的导电聚合物；或半导体材料。

在某些实施例中，所述半导体材料选自包括以下项的列表的材料：化合物半导体(诸如GaAs、GaN、InP、CdSe、InGaAs、InGaAsSb)；金属氧化物，诸如ZnO、SnO2、NiO、SnO、Cu2O、In2O3、LiZnO、ZnSnO、InSnO(ITO)、InZnO(IZO)、HfInZnO(HIZO)、InGaZnO(IGZO)(有时称为GaInZnO、GIZO)；金属氮氧化物，例如ZnxOyNz；无机半导体(诸如非晶硅、微晶硅或纳米晶硅)；有机半导体(诸如CuPc、并五苯、PTCDA、亚甲基蓝、橙黄G、红荧烯)；聚合物半导体(诸如PEDOT:PSS、POT、P3OT、P3HT、聚苯胺、聚咔唑)；2D材料(诸如石墨烯)；硫族化物，诸如MoS2、GeSbTe；钙钛矿(SrTiO3、CH3NH3PbCl3、H2NCHNH2PbCl3、CsSnI3)；任一前述半导体材料，也被掺杂或包含掺杂梯度，为n型或p型。

在以下描述中提供了在某些实施例中用于介电材料和/或衬底的合适材料的示例。

在某些实施例中，至少所述半导体材料以及第一和第二电极至少对于可见光基本上是透明的。

在某些实施例中，所述半导体材料至少对于可见光基本上是透明的，但是所述第一电极和第二电极至少部分地反射可见光。

在某些实施例中，所述介电材料至少对于可见光基本上是透明的。

在某些实施例中，所述第一和第二电极中的一个包括钛主体(例如，层)以及在所述钛主体的表面上形成的包含至少一种氧化钛或低价氧化钛或由其组成的层，其中提供所述肖特基接触的界面包括所述半导体材料主体和包含至少一种氧化钛或低价氧化钛或由其组成的所述层之间的界面或由该界面组成。

本发明的另一方面提供了一种电路，至少包括根据任一前述方面或实施例所述的第一二极管和根据任一前述方面或实施例所述的第二二极管，其中所述第一二极管的所述第一和第二平面区域偏离(即，彼此偏离)第一距离，所述第二二极管的所述第一和第二平面区域偏离第二距离，所述第二距离不同于所述第一距离。

本发明的另一方面提供了一种电路或电路模块，其包括根据任一前述方面或实施例的二极管。例如，该电路或电路模块可以是逻辑门(例如，“或”门和“与”门等)或反相器(例如，二极管负载反相器)。

在某些实施例中，该电路是集成电路。

本发明的另一方面提供了一种电子器件，其包括根据任一前述方面或实施例的二极管。例如，该器件可以是源极门控晶体管、肖特基晶体管、门控二极管等。

本发明的另一方面提供了一种制造肖特基二极管的方法，所述肖特基二极管包括第一电极、第二电极以及连接所述第一和第二电极的半导体材料主体，所述方法包括：在衬底(或支撑)表面的第一区域上形成第一电极；形成介电材料主体，其至少覆盖所述衬底表面的与所述第一区域相邻的第二区域；形成半导体材料主体，其包括布置在所述第一电极上方并在第一界面处连接到所述第一电极的第一部分，以及布置在覆盖所述衬底表面的所述第二区域的所述介电材料主体的一部分上方的第二部分；以及在所述半导体材料主体的所述第二部分上形成第二电极，所述第二电极在第二界面处连接到所述半导体材料主体。

在某些实施例中，所述第一界面在所述衬底表面上具有第一投影，所述第二界面在所述衬底表面上具有第二投影，并且所述第二投影偏离所述第一投影一定距离。

在某些实施例中，所述方法还包括根据所述二极管的至少一个期望的特性或参数预先确定所述距离。

在某些实施例中，所述第一界面包括所述第一电极的第一表面部分，并且所述方法还包括在形成所述半导体材料主体之前处理所述第一电极的所述第一表面部分。

在某些实施例中，所述第二界面包括所述半导体材料主体的表面部分，并且所述方法还包括在形成所述第二电极之前处理所述半导体材料主体的所述表面部分。

在某些实施例中，所述半导体材料主体包括至少两层。

在某些实施例中，所述方法还包括选择性地处理所述半导体材料主体的至少一部分(例如，注入离子)。

在某些实施例中，所述介电材料主体覆盖所述第一电极的一部分。

在某些实施例中，所述介电材料主体包括窗口，通过所述窗口，所述第一电极的至少一部分是可见的(暴露的)，并且所述半导体材料主体的所述第一部分形成在所述窗口内部。

本发明的另一方面提供了一种制造肖特基二极管的方法，所述肖特基二极管包括第一电极、第二电极以及连接所述第一和第二电极的半导体材料主体，所述方法包括：在衬底(或支撑)表面的第一区域上形成第一电极；形成半导体材料主体，其包括布置在所述第一电极上方并在第一界面处连接到所述第一电极的第一部分，以及布置在与所述第一区域相邻的所述衬底表面的第二区域上方的第二部分；以及在所述半导体材料主体的所述第二部分上形成第二电极，所述第二电极在第二界面处连接到所述半导体材料主体。本发明的上述方面和实施例的特征可以在此方面被利用，具有相应的优点。

本发明的另一方面提供了一种制造肖特基二极管的方法，所述肖特基二极管包括第一电极、第二电极以及连接所述第一和第二电极的半导体材料主体，所述方法包括：在衬底(或支撑)表面的第一区域上形成第一电极；在所述衬底表面的第二区域上形成第二电极，所述第二区域与所述第一区域被第三区域隔开；形成半导体材料主体，其包括布置在所述第一电极上方并在第一界面处连接到所述第一电极的第一部分，布置在所述第二电极上方并在第二界面处连接到所述第二电极的第二部分，以及布置在所述第三区域上方并连接所述第一部分与所述第二部分的第三部分。再次，本发明的上述方面和实施例的特征可以在此方面被利用，具有相应的优点。

在某些实施例中，所述第一界面包括所述第一电极的第一表面部分，并且所述方法还包括在形成所述半导体材料主体之前处理所述第一电极的所述第一表面部分。

在某些实施例中，所述第二界面包括所述第二电极的第一表面部分，并且所述方法还包括在形成所述半导体材料主体之前处理所述第二电极的所述第一表面部分。

在某些实施例中，所述第一电极的所述形成和所述第二电极的所述形成同时执行。

在某些实施例中，所述第一电极的所述形成在所述第二电极的所述形成之前或之后执行。

在任一上述方面的某些实施例中，所述方法还可以包括注入离子以掺杂所述半导体材料主体的至少一部分或增加所述半导体材料主体的至少一部分的掺杂。

在任一上述方面的某些实施例中，第一电极包括钛主体，并且第一电极的所述第一表面部分的所述处理包括对第一电极的所述第一表面部分进行处理以形成包含至少一种氧化钛或低价氧化钛或由其组成的层。

本发明的另一方面提供了一种制造肖特基二极管的方法，该肖特基二极管包括第一电极、第二电极以及连接第一电极和第二电极的半导电材料主体，该方法包括：形成具有基本平坦的(上)表面的第一电极；形成介电材料层，其具有与第一电极的基本平坦的表面平行的基本平坦的(上)表面并且具有窗口，通过该窗口可以看见/暴露第一电极的平坦表面的至少一部分；形成具有基本平坦的(上)表面的半导体材料主体，该半导体材料主体包括填充所述窗口的第一部分，以及从所述窗口横向延伸以覆盖介电材料层的基本平坦的(上)表面的一部分的第二部分；以及在所述第二部分上形成第二电极。

在任一上述方面的某些实施例中，该方法还可以包括处理第一电极的所述表面/表面(例如，在第一电极上执行表面工程)和/或第二电极的表面，以修改功函数和/或引入势垒。该处理可以包括注入、等离子体处理、SAM沉积、ALD、臭氧UV、激光曝光、热退火等。在某些实施例中，可以选择仅对第一电极具有选择性的处理。

在某些实施例中，二极管包括顶部介电层。这可以允许将第二电极选择性地沉积到顶部介电层中的窗口中。另外，可以在第二电极的处理期间和之后为半导体提供保护。

在某些实施例中，第一电极由第一导电材料形成，第二电极由不同于第一材料的第二导电材料形成。

本发明的另一方面提供了一种肖特基二极管，包括：第一电极；第二电极；以及半导体材料主体，其在第一界面处连接到所述第一电极，在第二界面处连接到所述第二电极，其中所述第一界面提供肖特基接触，所述第一电极包括钛主体(例如，层)以及在所述钛主体的表面上形成的包含至少一种氧化钛或低价氧化钛或由其组成的层，并且所述第一界面包括所述半导体材料主体和包含至少一种氧化钛或低价氧化钛或由其组成的所述层之间的界面或由该界面组成。

在某些实施例中，所述半导体材料是氧化物半导体，例如IGZO。

附图说明

现在将参考附图描述本发明的某些方面的实施例，其中：

图1示出了体现本发明，并且已经通过体现本发明的方法形成的薄膜电子器件；

图2示出了体现本发明并且适合于制造图1所示的器件的方法中的一系列处理步骤；

图3示出了体现本发明的另一电子器件；

图4示出了体现本发明的另一电子器件；

图5示出了体现本发明的另一电子器件；

图6示出了体现本发明的另一电子器件；

图7示出了体现本发明的另一电子器件；

图8示出了体现本发明的另一电子器件；

图9示出了按照图2所示的工艺步骤序列制造的体现本发明的电子器件的典型电流电压特性；

图10示出了体现本发明的电路示意图；

图11示出了体现本发明一个方面的肖特基二极管；

图12示出了体现本发明一个方面的另一肖特基二极管；

图13示出了体现本发明一个方面的另一肖特基二极管；

图14示出了体现本发明一个方面的另外两个肖特基二极管；

图15示出了体现本发明一个方面的另一肖特基二极管；

图16至19示出了体现本发明多个方面的制造肖特基二极管的方法；

图20示出了体现本发明一个方面并集成两个肖特基二极管的电路的一部分，

图21示出了体现本发明的源极门控晶体管(SGT)；

图22示出了体现本发明一个方面并集成体现本发明一个方面的肖特基二极管的二极管“或”门；

图23示出了体现本发明一个方面并集成体现本发明一个方面的肖特基二极管的二极管“与”门；

图24示出了体现本发明一个方面并集成体现本发明一个方面的肖特基二极管的二极管负载反相器；以及

图25示出了体现本发明另一方面的肖特基二极管。

具体实施方式

现在参考图1(a)，其示出了已经通过根据本发明的方法制造的在绝缘衬底1上的多层器件的侧视图。

层2表示第一电极的图案化区域。层3表示薄膜介电材料的图案化区域。层4表示薄膜半导体材料的图案化区域。层5表示第二电极的图案化区域。

图1(b)示出了图1(a)所示的器件层的俯视图。

图1(c)示出了器件层的俯视图，包括第一电极2的扩展接触区域21的示例。这种接触区域在电极2的平面中横向延伸超出了覆盖的半导体层4，可以促进第一电极2与衬底1上的其他位置或衬底之外的其他位置的电连接。在器件制造期间，介电材料层3可以保护第一电极2的任何延伸的接触区域免受随后可能在第二电极5上进行的处理，例如化学或物理蚀刻。与纯粹的垂直或横向方法相比，并且与图3省略介电层3的器件相比，这里两个导体层的蚀刻选择性考虑因素不会影响可用于两个导体层中的每一个的材料的选择。

图1(d)和1(e)分别示出了器件层的截面图和俯视图，以示出具有径向几何形状的器件。在该示例中，第一电极2被第二电极5径向地包围，并且半导体层4连接在两个电极之间。尽管在图1(d)中示出了圆形几何形状，但是该器件可以采用在半导体层4与第一电极2的第一界面42和半导体层4与第二电极5的第二界面45之间提供期望的偏移的任何几何形状。

再次参考图1，图1(a)是如权利要求1所限定的体现本发明一个方面的肖特基二极管的示意性横截面。肖特基二极管包括第一电极2、第二电极5，半导体材料主体4，其在(或通过)第一界面(也可以称为结或接触)42连接到第一电极。该主体4还在(或等效地通过)第二界面452连接到第二电极5。在该示例中，第一电极是肖特基电极，并且第一界面42提供肖特基(即，整流)接触。第二电极5是提供欧姆电极的导体，使得第二界面45提供欧姆接触。然而，将理解，在替代实施例中，第一电极2可以提供欧姆电极，而第二电极5可以提供肖特基电极。本领域技术人员将充分了解通常如何通过相对于半导电材料选择导体材料和/或通过适当处理界面区域的导电电极和/或半导电主体的多个部分来实现肖特基和欧姆接触。尽管已经使用术语“欧姆接触”来描述界面区域之一，但是应该理解，实际上可以包括使肖特基二极管起作用的任何类型的结，包括第二肖特基结或接触。如果此“欧姆接触”形成的势垒足够低或具有足够低的击穿电压，以在肖特基二极管正向偏置时不会显着阻碍流过肖特基二极管的电流，则肖特基二极管可能会有效地发挥作用。也就是说，当第一肖特基接触导通时，欧姆接触必须允许电流流过肖特基二极管。

在该第一实施例中，第一界面42完全由位于第一平面P1中的第一平面区域421组成，并且第一电极2具有沿垂直于第一平面的第一方向D1在第一平面P1上的投影。在该示例中，第二界面45包括位于第二平面P2中的第二平面区域452，以及不位于第二平面中的另一区域453。通常，该区域453是第二导体5和半导体主体4之间的界面45的的一部分，位于该主体4的边缘处。在该示例中，第二电极5具有沿第一方向D1在第一平面P1上的第二投影，并且第二投影完全位于第一投影的外部，使得第二电极5不会与第一电极2有任何程度的重叠。因此，在该示例中，第二电极5横向偏离下面的第一电极2或与其横向分离。特别地，在图中，第二界面45的第二平面部分452相对于第一平面部分或第一平面区域421(在该示例中，形成第一界面42的全部)横向偏移距离LO。

在该示例中，第二电极5也垂直偏离第一电极2或与其垂直分离，其中第二平面区域452在第一方向D1上相对于第一平面区域421偏移(即，分离或间隔开)距离S。

图1(a)的器件通过其中在衬底1上形成第一电极2的方法形成。然后，在第一电极2和衬底2上方形成介电材料层3，通过该介电材料层的窗口暴露出第一电极2的上部。然后，在介电材料层3上方形成半导电材料层或主体4，使得半导电材料至少部分地填充窗口，并且第一界面42形成在窗口内，并且位于半导电材料4和第一电极2之间。半导电材料层4延伸以覆盖介电层3的顶表面的一部分，因此半导体层4的一部分远离窗口横向延伸，从而横向远离第一界面42。然后，第二电极5已经形成在半导体材料主体4和介电层3的顶部。在该示例中，第二电极5包括与介电层3的顶表面的一部分直接接触的部分，以及与半导体材料主体4的顶表面的区域重叠的部分。该重叠部分接触主体4的顶表面以形成第二界面45的第二平面区域452。有利地，在制造技术中，可以精确地最终控制第一平面区域421和第二平面区域452之间的横向偏移LO，从而提供对肖特基二极管特性的精确控制。

在图1(a)的实施例中，应当理解，第二平面P2平行于第一平面P1，尽管在替代实施例中第二平面P2可以不平行于P1。

还应当理解，图1(b)和1(c)示出了图1(a)中所示实施例的变型的平面图，示出了可以在本发明的某些实施例中采用的不重叠(即，横向和垂直偏离)的第一和第二电极2、5的不同布置。

现在参考图1(d)，其示出了与图1(a)所示的实施例紧密相关的另一实施例。图1(e)是图1(d)所示的器件的平面图(图1(d)示出了横截面)。类似于图1(a)的实施例，第二电极5完全横向偏离第一电极2，使得第二电极5在平面P1上的投影完全在第一电极2在平面P1上的投影的外部。在该示例中，第一电极2是圆形的，而第二电极5是环形的(即，采取圆环状)。同样，第二界面45上的第二平面区域452相对于第一平面区域421横向偏离(特别是径向偏离)距离LO。

仍然参考图1(a)，将理解，其示出了具有横向和垂直分离的电极的二极管配置，并且底部电极仅作为一个示例被示出为肖特基接触。

通常，肖特基二极管的工作频率由二极管的RC时间常数(与频率成反比)决定。与常规的垂直配置相比，横向二极管配置得益于最小的重叠电容，从而导致寄生电容的总体降低。至于电阻，可以通过增加导体-半导体接触的重叠率来降低接触电阻，同时仍保持两个导体接触之间的适当间隔。但是，在二极管的串联电阻与肖特基-欧姆接触隔离之间要进行权衡(串联电阻随隔离度的增加而增加)。可以通过增加二极管的W/L比来克服，同时仍保持低寄生电容和对沟道长度的精确控制。

现在参考图2，图2(a)示出了绝缘衬底1。图2(b)至2(c)示出了被导电材料层2完全覆盖的衬底1的侧视图和俯视图。这种完全覆盖在减法沉积技术(例如，常规光刻法)中需要。产生导体层的所需区域的另一种途径是使用加法或选择性沉积技术，例如本说明书稍后所述的印刷技术之一。图2(d)示出了进一步的阶段，其中已经沉积了一层抗蚀剂材料6以选择性地覆盖610导体层2的一部分，例如已经通过光刻法图案化的光致抗蚀剂或者已经通过激光或机械切割，通过压印或压花，接着通过氧等离子体灰化图案化的聚合物。替代地，在某些实施例中，通过在期望的区域上印刷抗蚀剂材料来实现用抗蚀剂材料选择性地覆盖导体层的一部分。在某些实施例中，通过首先覆盖整个导体层，然后选择性地去除抗蚀剂材料，来选择性地覆盖导体层的区域。可以使用多种技术来形成至少一层抗蚀剂材料，并且可以在本发明的不同实施例中采用多种抗蚀剂材料。形成至少一层抗蚀剂材料的这些方法包括涂覆(旋涂、浸涂、刮涂、刮条、刮条、喷涂、狭缝模头)或挤出。合适的抗蚀剂材料包括聚羟基丁酸酯、聚甲基丙烯酸甲酯、聚乙烯醇、聚乙酸乙烯酯、聚乙烯吡咯烷酮、聚乙烯基苯酚、聚氯乙烯、聚苯乙烯、聚酰胺(例如尼龙)、聚(羟基醚)、聚氨酯、聚碳酸酯、聚砜、聚芳酯、丙烯腈丁二烯苯乙烯、聚酰亚胺、苯并环丁烯(BCB)、光致抗蚀剂、乙酸1-甲氧基-2-丙酯(SU-8)、聚羟基苄基倍半硅氧烷(HSQ)、氟化聚合物，例如PTFE、可紫外线固化的液态树脂(例如US6284072中所述的那些)、硅树脂、硅氧烷、聚对二甲苯。可通过Microchem/Microresist、Shipley和Nanolithosolution Inc.等公司获得商业压印抗蚀剂。

在替代实施例中，通过用抗蚀剂材料选择性地沉积、印刷或以其他方式覆盖导体层的期望区域或部分来覆盖该部分。图2(e)示出了进一步的阶段，其中例如通过蚀刻(可以使用湿法和/或干法蚀刻技术)、烧蚀和/或研磨去除了导体层2的暴露区域210。图2(f)示出了随后的阶段，其中例如通过使用光致抗蚀剂显影剂、烧蚀、氧等离子体等去除了覆盖导体层2的区域610的抗蚀剂材料6。图2(g)示出了在去除抗蚀剂材料6之后的第二层2的侧视图。

图2(h)示出了进一步的阶段，其中介电层3已经沉积到层2上。图2(i)示出抗蚀剂层7已经沉积到介电层3上并且被图案化以形成窗口710，该窗口通过抗蚀剂并暴露下面的介电层3的区域。图2(j)示出了进一步的阶段，其中例如通过蚀刻(可以使用湿法和/或干法蚀刻技术)、烧蚀和/或研磨去除抗蚀剂层7中通过窗口710暴露的介电层3的区域，还示出了随后的阶段，其中例如通过使用光致抗蚀剂显影剂、烧蚀、氧等离子体等去除了抗蚀剂材料7。

图2(k)示出了另一阶段，其中半导体层4被沉积到介电层3上。图2(l)示出了进一步的阶段，其中已经沉积了抗蚀剂材料层8以根据上面参考图2(d)描述的方式选择性地覆盖810半导体层4的一部分。然后，例如通过蚀刻(可以使用湿蚀刻和/或干蚀刻技术)、烧蚀和/或研磨来去除半导体层4的暴露区域。在随后的阶段中，例如通过使用光致抗蚀剂显影剂、烧蚀、氧等离子体等来去除抗蚀剂材料8。图2(m)示出了在去除抗蚀剂材料8之后的半导体层4的侧视图。

图2(n)示出了另一阶段，其中第二电极层5被沉积到半导体层4上。图2(o)示出了另一阶段，其中已经沉积了抗蚀剂材料层9以选择性地覆盖910第二电极层5的一部分，例如已经被图案化的光致抗蚀剂或已经通过激光或机械切割，通过压印或压花，然后进行氧等离子体灰化而被图案化的聚合物。替代地，在某些实施例中，通过在期望的区域上印刷抗蚀剂材料来实现用抗蚀剂材料选择性地覆盖导体层的一部分。因此，在某些实施例中，通过首先覆盖整个导体层，然后选择性地去除抗蚀剂材料，来选择性地覆盖导体层的区域。在替代实施例中，通过用抗蚀剂材料选择性地沉积、印刷或以其他方式覆盖导体层的期望区域或部分来覆盖该区域。然后例如通过蚀刻(可以使用湿蚀刻和/或干蚀刻技术)、烧蚀和/或研磨来去除第二电极层5的暴露区域。在随后的阶段中，例如通过使用光致抗蚀剂显影剂、烧蚀、氧等离子体等来去除抗蚀剂材料9。图2(p)示出了在去除抗蚀剂材料9之后的第二电极层5的侧视图。因此，图2(p)示出了具有与图1(a)所示和上述相同的一般结构的肖特基二极管。

现在参考图3，其示出了通过体现本发明的方法形成的器件，其中在第一电极层2和半导体层4之间不存在介电层3。该方法省略了步骤2(h)、2(i)和2(j)。因此，与图1的器件相比，该器件具有更简单的结构，并且需要更少的制造工艺步骤。考虑这些优点会失去由于介电层3的存在而产生的更多电极材料选择自由度。

再次参考图3，这在某些方面示出了类似于图1(a)所示的实施例的器件(肖特基二极管)，但是不包括介电层3。图3的器件体现了权利要求20所限定的方面。在图3的实施例中，在衬底1的表面上形成第一电极2，然后在第一电极2和衬底1上方形成半导体材料主体4，从而完全覆盖第一电极2和从第一电极2横向延伸的衬底1的顶表面的一部分。于是，在半导体材料主体4和第一电极2之间形成了第一界面42，该界面包括第一平面部分421(在该示例中，位于第一电极2的顶部)和侧面或边缘界面部分422(通常位于第一电极2的边缘处)。然后，第二电极5已经形成在半导体主体4和衬底1的顶部上，以覆盖该主体4的一部分和衬底1顶表面的一部分。通过以此方式形成第二电极5，已经在第二电极5和半导体主体4之间形成了第二界面45，该第二界面包括第二平面部分452和另一边缘部分453。在该示例中，半导电材料层4的厚度T4与第一电极2的厚度T2基本相同，因此第一平面区域421和第二平面区域452位于同一平面，即平面P1。在其他示例中，半导电材料层4的厚度与第一电极2的层的厚度不相同，并且第一平面区域421和第二平面区域452不位于同一平面中。有利地，已经在第一和第二平面区域421和452之间提供了横向偏移LO，并且利用说明书中描述的一般制造技术，可以实现对该间隔LO的精确、准确的控制，从而使得能够对肖特基二极管特性进行精确控制。

现在参考图4，其示出了通过体现本发明的方法形成的器件。提供了完全被一层电介质材料10覆盖的绝缘衬底1。这种位于其他器件层下面的介电材料层可以为从衬底1开始的器件堆叠提供钝化或保护功能，从而潜在地增加了可用于衬底1的材料的选择，同时不会对器件性能产生不利影响。

再次参考图4，将理解，图4示出了另一实施例，其中第二电极5相对于第一电极2垂直和横向偏移，使得第二电极5在第一界面42的平面P1上的投影完全位于第一电极2在平面P1上的投影的外部。而且，第二平面区域452在平面P1上的投影完全位于第一平面区域421在P1上的投影的外部。

现在参考图5，其示出了通过体现本发明的另一方法形成的器件，其中在层3、4和5的顶部提供了额外的绝缘层11。绝缘层11具有改善半导体层的界面和/或钝化器件的效果，从而最小化或消除环境影响。

现在参考图6(a)，其示出了通过体现本发明的方法形成的器件。提供了一种器件，使得第二界面45相对于第一界面42横向偏移，使得第二界面在第一平面上的投影与第一界面部分重叠。图6(b)示出了通过体现本发明的方法形成的器件。提供了一种器件，使得第二界面在第一平面上的投影与第一界面完全重叠。图6(a)和6(b)所示的器件中的横向界面重叠允许进一步控制器件的电阻和电容，进而影响它们的电流与电压特性、工作频率等。

再次参考图6(a)，将理解，该实施例是其中第二电极5在平面P1上的投影与第一电极2在平面P1上的投影部分重叠，并且实际上是第二平面区域452的投影(沿第一方向在平面P1上的投影)与第一平面区域421部分重叠的实施例。

再次参考图6(b)，将理解，在该特定实施例中，第二电极5在平面P1上的投影与第一电极2在P1上的投影部分重叠，但与第一平面区域421完全重叠。在该示例中，第二界面包括边缘部分453、第二平面区域452、第三平面区域454和第四平面区域455。平面区域452、454和455一起与第一平面区域421完全重叠。在该示例中，第二平面区域452和第四平面区域455位于平行于P1的平面P2中，并且第三平面区域454位于也平行于P1的第三平面P3中。

现在参考图7，其示出了通过体现本发明的方法形成的器件。提供一种器件，其中第一电极2的(上)表面21已被改性(例如通过注入、等离子体处理、自组装单层(SAM)、原子层沉积(ALD)、臭氧UV，激光曝光和/或热退火)。第一电极2的这种表面设计可能会修改电极的功函数和/或引入肖特基势垒。可以选择仅对电极1具有选择性的表面改性工艺。

例如，某些实施例包括在钛的导电电极(例如，层)和氧化物半导体(例如IGZO或在本说明书中其他地方提到的任何其他氧化物半导体)的半导电体(例如，层)之间形成的肖特基势垒。在这样的实施例中，可以通过在沉积半导体(例如层)之前，在钛电极(例如，层)的表面(例如，上表面)或该表面的一部分上形成一层氧化钛(例如，TiO2和/或TiO)来对其进行改性。更详细地，“一层氧化钛”可以包括、包含或由以下项组成：单一的氧化钛或低价氧化钛组合物；氧化钛(TiO)、三氧化钛(Ti2O3)、二氧化钛(TiO2)中的一些或全部的组合；以及一种或多种低价氧化钛(TiOx，其中x在1和2之间或在0和1之间，例如0.7和1.3)。换句话说，“一层氧化钛”或“氧化钛层”可以是包含至少一种氧化钛或低价氧化钛或由其组成的层。如本领域中众所周知的，可以通过温度、大气成分和/或压力和/或施加等离子体或其他刺激来控制氧化钛层的形成。因此，在体现本发明的某些方法中，可以通过首先在衬底或其他支撑体或结构上沉积或以其他方式形成钛主体(例如，层)来形成导电电极(例如，肖特基阳极)。然后，在表面处理步骤(例如，退火步骤)中，在钛主体的表面上形成氧化钛层。然后形成半导体材料(例如，氧化物半导体，例如IGZO)的主体(例如，层)，其至少部分地与氧化钛层重叠，使得半导体材料和氧化钛层之间的界面提供肖特基势垒(接触)。因此，某些实施方案包括肖特基阳极，该肖特基阳极包含钛主体，该钛主体具有在该主体的表面上形成的氧化钛层。在二极管中，氧化钛层与半导体材料相接以形成肖特基势垒。

现在参考图8(a)，其示出了通过体现本发明的方法形成的器件。提供一种器件，使得半导体层44的(上)表面已被改性(例如通过掺杂、注入、等离子体处理、自组装单层、原子层沉积、臭氧UV、激光曝光和/或热退火)，或由与形成半导体层43的下部的材料不同的半导体材料形成。半导体层44的上表面可以掺杂有沉积在该表面上的施主材料，这些施主材料是本领域技术人员公知的。例如，可以在沉积第二电极5之前或之后将施主材料沉积到半导体层4上。图8(b)示出了通过体现本发明的方法形成的器件。提供一种器件，使得与第二电极5接触的半导体层46的(上)表面的一部分已被改性(例如通过掺杂、注入、等离子体处理、自组装单层、原子层沉积、臭氧UV、激光曝光和/或热退火)或由与形成半导体层45剩余部分的材料不同的半导体材料形成。半导体层46的上表面的一部分可以掺杂有沉积在该表面上的施主材料，类似于上面关于图8(a)所述的情况。参考图8(a)和8(b)描述的表面改性允许通过调节半导体的费米能级来控制肖特基势垒高度，进而控制器件特性。

图9示出了在图2所示的一系列处理步骤之后，通过体现本发明的方法形成的体现本发明的电子器件的典型电流电压特性。图9(a)示出了横向肖特基二极管的电流电压特性，其中第二界面偏离第一界面，使得第二界面在第一平面上的投影不与第一界面重叠，该配置得益于高反向击穿电压和低反向漏电流(0.5uA，在30V反向偏压下)。图9(b)示出了横向肖特基二极管的电流电压特性，其中第二界面偏离第一界面，使得第二界面在第一平面上的投影与第一界面部分重叠，该配置受益于高正向电流(1mA，在正向偏压为1V下)。图9示出了具有不同界面偏移的横向结构可以以最小化必要处理步骤数量的方式在同一衬底上提供具有不同特性的多个器件。

图10示出了利用体现本发明的横向肖特基二极管的典型电路配置，这些电路可以被配置为形成整流器，以将交流电(全波(a)或半波(b))转换为直流电，被配置为静电放电(ESD)保护元件，防止由于静电放电(c)引起的电流突然流动，或被配置为电压调节器以维持恒定电压(d)。现在参考图10(a)，其示出了体现本发明的典型全波整流器电路示意图。现在参考图10(b)，其示出了体现本发明的典型半波整流器电路示意图。现在参考图10(c)，其示出了体现本发明的典型的ESD保护电路示意图。现在参考图10(d)，其示出了体现本发明的典型电压倍增器电路示意图。可以通过这些和/或其他电路配置中的一个或多个将体现本发明的横向肖特基二极管组合在同一集成电路中，同时不增加其制造所需的工艺步骤。

现在参考图11，其示出了本发明另一方面的实施例，该方面通常由权利要求31限定。二极管包括第一电极2和第二电极5，每个电极形成在衬底1的表面上。在该示例中，这些电极形成在衬底1的公共上表面上。然后，在底层电极和衬底结构上方形成半导体材料主体4，使得主体4包括覆盖位于电极之间的衬底1的上表面的一部分的中央部分，以及分别与第一电极2和第二电极5的上部重叠的主体4的另外部分420、450。因此，在半导体材料4和第一电极2之间形成第一界面42，该第一界面包括第一平面部分421和边缘部分422。类似地，在半导体4和第二电极5之间形成第二界面45，该第二界面包括第二平面区域452和另一边缘部分453。在该示例中，第一和第二电极的厚度基本相同，因此第一和第二平面区域421、452基本位于同一平面P1中，。第一和第二电极沿垂直于平面P1的方向在平面P1上的投影不重叠，并且这些投影横向偏移距离LO。在该示例中，该横向偏移LO还分别对应于第一界面和第二界面的第一平面区域421和第二平面区域452之间的横向间隔。

应当理解，图11的实施例是没有介电层的结构。半导体材料可以是本说明书中公开的或对于技术人员显而易见的任何半导体材料。还应当理解，为了制造图11的结构，所选择的用于第一电极2和第二电极5的材料应当具有适当的蚀刻选择性。替代地，可以通过其中一种或多种电极不是通过蚀刻来图案化而是通过例如剥离图案化或印刷来图案化的方法，来提供选择用于介电层3、半导体层4、电极2和电极5的材料时的更大自由度。

现在参考图12，其示出了类似于图11所示的实施例，但是这里第一和第二电极2、5具有不同的厚度。因此，第一平面区域421和第二平面区域452不在同一平面中。相反，它们分别位于第一平面P1和第二平面P2中，这些平面隔开距离S。

现在参考图13，其示出了总体上由权利要求20限定的本发明一方面的另一实施例的截面图。这里，第一电极2通常形成在半导体层或主体4的下方，而第二电极5通常形成在半导体主体4的顶部上。半导体层4的一部分与第一电极2的上表面重叠，使得半导体4和第一电极2之间的界面包括位于第一平面P1中第一平面区域421。在该示例中，半导体材料层4的厚度(在该图中用T表示该厚度)小于第一电极2的厚度，因此第二平面区域452(形成第二电极5和半导体4之间的整个第二界面45)位于第二平面P2中，第二平面P2在垂直于P1的方向上与平面P1分开。在该示例中，P2名义上在P1下方，但是应当理解，在替代实施例中，平面P1和P2的相对位置将根据电极和半导体主体4的相对厚度而变化。

现在参考图14(a)，其示出了体现本发明的另一肖特基二极管的截面图。该实施例与某些先前描述的实施例的不同之处在于，介电层3不覆盖第一电极2的任何部分。相反，使用这样的方法制造器件：即，首先在衬底1上形成介电层3，然后形成穿过介电层并向下延伸到衬底1的表面(该图中的上表面)的窗口W。然后，在窗口W的内部沉积导电材料以形成第一电极2。接着，在该结构上形成半导体材料层或主体4，使得半导体材料填充窗口W，形成与第一电极2的第一界面42，并且在该示例中沿着远离窗口W的两个方向横向延伸。因此，在该示例中，第一电极2在平面P1上的投影与第一平面区域421的投影完全相同。换句话说，第一平面区域421是整个第一界面42。然后通过适当的技术(例如，通过沉积、掩膜、蚀刻；或备选地通过选择性印刷)在半导体主体4的上表面形成第二电极5。因此，在该示例中，第二平面区域452提供了第二电极5和半导体4之间的整个第二界面45，并且第二电极5在平面P1上的投影与第二平面区域452的投影相同。与某些先前的实施例一样，第二电极与半导体层4接触的平面P2平行于半导体4和第一电极2之间的接触或结的平面P1。第一和第二平面区域421和452垂直偏移距离VO，横向偏移距离LO。现在参考图14(b)，其示出了体现本发明的另一肖特基二极管。与图14(a)所示的实施例类似，介电层3不覆盖第一电极2的任何部分。然而，在该实施例中，第一电极2没有填充介电层3中的整个窗口W，而是填充窗口W的一部分。第一电极2可以在形成介电层3之前或之后通过任何合适的技术形成。然后在该结构上形成半导体材料层或主体4，使得半导体材料填充窗口W，形成与第一电极2的第一界面42，并且在该示例中沿着远离窗口W的两个方向横向延伸。因此，在该实施例中，第一电极2在平面P1上的投影与第一平面区域421的投影完全相同。但是，在该实施例中，第一界面42包括第一平面区域421和边缘部分422。

现在参考图15，其示出了体现本发明一个方面的另一肖特基二极管；该结构具有介电层。介电层3形成为包围第一电极2，但是不与第一电极2重叠。形成半导体层(或主体)4以覆盖暴露的第一电极上表面(形成由平面P1中的第一平面区域421组成的第一界面42)，并覆盖包围(即，邻近)第一电极的介电层的多个部分。在半导体层4的一部分上方和介电层3的一部分上方形成第二电极5，从而形成与半导体材料的第二界面45，该第二界面45包括位于平面P2中的第二平面区域452以及通常位于半导体层边缘的另一平面区域453。在该示例中，第二平面区域452与第一平面区域421部分重叠，因此与第一电极2部分重叠。

该方法仅通过改变其横向几何形状而在同一晶片上提供具有不同特性的器件的能力是有利的，例如在最小化生产针对同一集成电路的大量应用而优化的器件所需的处理步骤数方面是有利的(请参见图6和9的说明)。

现在参考图16，其示出了体现本发明一个方面的方法。该方法包括：(a)提供衬底1(或其他支撑/支撑结构)；(b)在衬底的表面的第一区域上形成第一电极2；(c)形成介电材料主体3，该介电材料主体覆盖与第一区域相邻的衬底表面的第二区域，主体3还具有窗口W，通过该窗口W可以看到/暴露第一电极2的表面的一部分；(d)形成半导体材料主体4，该半导体材料主体包括填充窗口并布置在第一电极上方，并在第一界面42(421)处连接到第一电极的第一部分，布置在覆盖衬底表面的所述第二区域的介电材料主体的一部分上方的第二部分；以及(e)在半导体材料主体的所述第二部分上形成第二电极5，第二电极在第二界面452处连接到半导体材料主体。该方法包括设置第一界面42和第二界面452之间的横向偏移LO，以实现二极管的期望特性。

参考图17，其示出了体现本发明一个方面的另一种方法，类似于图16所示的方法，但是不同之处在于，介电材料主体3不提供窗口。相反，主体3与第一电极部分重叠，然后横向延伸以覆盖紧邻第一部分(被第一电极覆盖)的衬底表面的第二部分。然后形成半导体材料主体4(步骤(c))，使其与第一电极上表面的未覆盖部分重叠，并覆盖介电材料的至少一部分，该部分覆盖衬底表面的第二区域。然后，在步骤(d)中，在半导体主体的第二部分的表面上形成第二电极5，其中在第一和第二界面之间具有期望的横向偏移LO。

现在参考图18，其示出了体现本发明一个方面的另一方法，用于制造肖特基二极管，该肖特基二极管包括第一电极、第二电极以及连接第一和第二电极的半导体材料主体。该方法包括：(a)在衬底1(或支撑件)表面的第一区域上形成第一电极2；(b)形成半导体材料主体4，其包括布置在第一电极上方并在第一界面42处连接到第一电极的第一部分，以及布置在与第一区域相邻的衬底表面的第二区域上方的第二部分；在所述半导体材料主体的所述第二部分上形成第二电极5，所述第二电极在第二界面处连接到所述半导体材料主体。再次，选择第一和第二界面之间的横向偏移LO以确定器件特性。

现在参考图19，其示出了体现本发明一方面的另一方法。该方法包括：(a)提供衬底1(或支撑/支撑结构)；(b)在衬底表面的第一区域上形成第一电极2，并且在衬底表面的第二区域上形成第二电极5，第二区域与第一区域被第三区域隔开，并且电极具有所需的横向偏移；(c)形成介电材料主体3，以至少覆盖电极和衬底的第三区域；(d)在介电材料主体中形成窗口W以暴露电极的一部分和衬底表面的第三区域；(e)至少在窗口内沉积半导体材料4；以及(f)去除剩余的介电材料3。因此，该方法形成半导体材料主体4，该主体包括布置在第一电极上方并在第一界面处连接到第一电极的第一部分，布置在第二电极上方，并在第二界面处连接到第二电极的第二部分，以及布置在第三区域上方并连接第一部分和第二部分的第三部分。在某些实施例中，可以同时形成(例如，沉积或印刷)电极，但是在替代实施例中，一个电极一个接一个地形成。可以在沉积介电材料和/或半导电材料之前对其上表面进行处理，以实现所需的表面特性，从而在最终的二极管中实现一个整流和一个欧姆接触。

现在参考图20，其示出了体现本发明一方面的电路的一部分。在公共衬底1上同时形成了两个肖特基二极管。换句话说，在单个相应的处理步骤中形成第一电极2a和2b；如同两个半导体4a和4b以及两个第二电极5a和5b。因此，以仅需要与制造单个二极管相同数量的处理步骤的方法来制造两个二极管。然而，横向偏移LO1和LO2是不同的。因此，与仅制造单个二极管的方法相比，以有效的方式，体现本发明一个方面的方法能够在单个衬底上制造具有不同电特性的多个二极管，而不需要额外的处理步骤，只需确定器件电极的各个横向偏移即可。如本领域技术人员将理解的，每个器件的几何设计的其他和/或附加方面可以与同一电路中的其他器件的几何设计不同。例如，半导体和/或第一和/或第二电极的在平行于衬底1的表面但是垂直于横向偏移LO的方向上(即，在垂直于页平面的方向上)的宽度可能与电路中其他器件的宽度不同。包含多个器件的电路内的单个器件可以以本说明书中公开的任何器件的元件为特征。例如，在任何介电材料主体3存在、不存在或几何形状方面，或在任何介电材料主体3中的任何窗口W的存在、不存在或几何形状方面，器件可以与其他器件不同。

可以将根据上述方面和实施例中任何一个的肖特基二极管/器件和方法可以并入或结合到更复杂的器件的制造方法中，例如，源极门控晶体管、肖特基晶体管、门控二极管等。例如，图21示出了结合体现本发明一个方面的肖特基二极管的源极门控晶体管(SGT)。在衬底1上形成/提供SGT源电极2，并且通过SGT源电极的上表面的一部分与半导体材料主体4的一部分之间的界面提供势垒接触42。在第一介电层31上形成这个半导体主体4，并通过第一介电层31中的窗口与源电极接触。因此，半导体在第一介电层31的上表面上方填充窗口并横向延伸。SGT还包括：SGT漏电极5与半导体主体4的上边缘重叠，并形成与半导体的欧姆接触45(换句话说，由漏电极与半导体主体4之间的界面提供欧姆接触)。在半导体主体和漏电极上方形成第二介电层32，并且在第二介电层32的表面上形成SGT栅电极500。在这个实例中，栅电极500被对准，使得栅电极500不与漏电极5重叠，而是位于半导体层4上方并且通过第二介电层32与半导体材料分隔开。制造SGT的方法可以包括使用根据另一方面/实施例的方法制造肖特基二极管组件(2、31、4、5)，在半导体层4和漏电极5上形成第二介电层32，并且在第二介电层的表面上形成栅极。

应当理解的是，体现本发明各方面的肖特基二极管可以按照例如集成电路(IC)的形式被结合在各种电路、电路模块和电子设备中。体现本发明各方面的肖特基二极管可以被结合在逻辑门中。这样的逻辑门可以包括一个或多个二极管，作为唯一的有源元件(例如，在“二极管逻辑”中)或与晶体管组合(“二极管-晶体管逻辑”)。在图22和图23中示出了结合体现本发明各方面的肖特基二极管的两个二极管逻辑实例。图22示出了体现本发明一个方面的二极管“或”门，并且二极管“或”门包括两个二极管，每个二极管具有连接至相应输入端子的相应阳极和连接至输出端子的相应阴极。输出端子通过电阻接地。图23示出了体现本发明的一个方面的二极管“与”门，并且二极管“与”门包括两个二极管，每个二极管具有连接至相应输入端子的相应阴极和连接至输出端子的相应阳极。输出端子通过电阻器连接到正电源轨1000。在逻辑门中使用肖特基二极管(例如，在这些实施例中)可以提供快速响应和较小电压降的优点以及其他优点。

体现本发明各方面的肖特基二极管也可以被结合在二极管负载反相器中，例如在图24中所示的。传统的单极反相器通常将晶体管开关和电阻负载放置在高电压基准和低电压基准之间。反相器输入连接到晶体管栅极端子，并且反相器输出连接到晶体管和电阻的结。在二极管负载反相器中，由二极管代替电阻器负载，例如如在图24中所示的。将体现本发明一个方面的肖特基二极管用作二极管负载反相器中的负载，如在图24中所示的，可以提供快速切换、低电压降和低功耗等优点。

参照图25，图25示出了体现本发明一个方面的另一肖特基二极管，并且可以通过方法来制造另一肖特基二极管，以及可以将另一肖特基二极管结合在体现本发明其他方面的电路和器件中。二极管包括：第一电极2；第二电极5；以及在第一界面42处连接到第一电极并在第二界面45处连接到第二电极的半导体材料主体4，其中第一界面42提供肖特基接触。第一电极2包括钛主体(例如，层)以及在钛主体的表面上形成的氧化钛层(即，包含或包括如上所述的，至少一种氧化钛或低价氧化钛的层)，并且第一界面42包括半导体材料主体4和氧化钛层21之间的界面。在这个实例中，半导体材料4是氧化物半导体，更具体地是IGZO，但是在替代实施例中可以采用其他半导体材料。

从以上说明中将认识到的是，本申请描述的并且体现本发明的某些横向二极管与现有技术的横向二极管的不同之处在于，金属接触在横向和纵向上隔开，并且半导体层夹在中间。这样允许可以容易地在制造过程中包括结构，从而最小化额外的处理步骤并降低了成本。这样提供了多个关键的优势。

这种配置允许通过控制欧姆和肖特基接触之间的间隔(通过增加间隔来增加)来精确控制二极管的阈值电压和击穿电压，而无需改变材料或表面性质。这意味着，例如，可以在同一衬底上以相同工艺制造具有不同阈值和/或击穿电压的二极管，而无需要求不同的半导体厚度、氧气浓度或表面处理。还可通过控制器件的几何形状来提供对与电阻和电容有关的器件特性的精确控制，例如接触电阻、串联电阻、最大电流水平、电容和RC时间常数。

由于导体层在纵向上是分开的，从而通过减少围绕蚀刻选择性的问题而允许更多的材料选择，所以构造更易于制造。在此，由介电层隔开两个导体层。这个介电层提供了两个导体层之间的纵向分隔，因此保护了底部导体层免受在顶部导体层上进行的任何处理(化学、物理蚀刻等)。与纯粹的纵向和横向方法相比，这里对两个导体层的蚀刻选择性考虑因素不会影响可以使用的导体层的选择，从而允许更多的材料选择。

在金属氧化物半导体的情况下，通过欧姆接触对半导体的局部还原不太可能产生到达肖特基接触的电流路径，从而提供了更健壮的工艺，所述工艺较少地依赖于金属氧化物的厚度和/或氧含量。这是因为局部还原基本上局限于仅在欧姆接触正下方的半导体层的一部分，在某些实施例中，欧姆接触与肖特基接触横向隔开。还原可以在欧姆接触的边缘在横向方向上稍微延伸，但是如果两个接触的横向间隔足够大，则这将确保无法形成从欧姆接触一直延伸到肖特基接触的导电路径。换句话说，控制两个接触的横向间隔可以确保避免从欧姆接触一直延伸到肖特基接触的导电路径。

材料

在某些实施例中，半导体材料层是薄膜，例如选自包括以下内容的列表的半导体材料的薄膜：化合物半导体(诸如GaAs、GaN、InP、CdSe、InGaAs、InGaAsSb)；金属氧化物，诸如ZnO、SnO2、NiO、SnO、Cu2O、In2O3、LiZnO、ZnSnO、InSnO(ITO)、InZnO(IZO)、HfInZnO(HIZO)、InGaZnO(IGZO)；金属氮氧化物，例如ZnxOyNz；无机半导体(诸如非晶硅、微晶硅或纳米晶硅)；有机半导体(诸如CuPc、并五苯、PTCDA、亚甲基蓝、橙黄G、红荧烯)；聚合物半导体(诸如PEDOT:PSS、POT、P3OT、P3HT、聚苯胺、聚咔唑)；2D材料(诸如石墨烯)；硫族化物，诸如MoS2、GeSbTe；以及钙钛矿(SrTiO3、CH3NH3PbCl3、H2NCHNH2PbCl3、CsSnI3)。这些半导体材料，也可以被掺杂或包含掺杂梯度，并且可以为n型或p型。

在某些实施例中，导电材料层可以包括：诸如Au、Ti、Al、Mo、Pt、Pd、Ag、Cu、Ni、Cr、Ta、W之类的金属；诸如MoNi、MoCr、AlSi之类的金属合金；透明导电氧化物(诸如ITO、IZO、AZO)；诸如TiN之类的金属氮化物；诸如炭黑、碳纳米管、石墨烯之类的碳材料；诸如聚苯胺、PEDOT:PSS之类的导电聚合物；或半导体材料。

在某些实施例中，介电材料层包括：金属氧化物，诸如Al2O3、ZrO2、HfO2、Y2O3、Si3N5、TiO2、Ta2O5；金属磷酸盐，诸如AI2POx；金属硫酸盐/亚硫酸盐，诸如HfSOx；金属氮化物，诸如AIN；金属氧氮化物，诸如AIOxNy；无机绝缘体，诸如SiO2、Si3N4、SiNx；旋涂玻璃(诸如聚羟基苄基倍半硅氧烷，HSQ)，聚合介电材料(例如Cytop(市场上可获得的无定形含氟聚合物)，乙酸1-甲氧基-2-丙酯(SU-8)，苯并环丁烯(BCB)，聚酰亚胺，聚甲基丙烯酸甲酯，聚甲基丙烯酸丁酯，聚甲基丙烯酸乙酯，聚乙酸乙烯酯，聚乙烯吡咯烷酮，聚乙烯基苯酚，聚氯乙烯，聚苯乙烯，聚乙烯，聚乙烯醇，聚碳酸酯，聚对二甲苯，有机硅，)；紫外线可固化树脂；纳米压印抗蚀剂；或光致抗蚀剂。介电材料可具有相对较低的介电常数(低k，诸如Cytop、HSQ、聚对二甲苯)或相对较高的介电常数(高K，诸如Ta2O5、HfO2)。

在某些实施例中，肖特基二极管可以设置在衬底或衬底结构上。换句话说，方法可以进一步包括将肖特基二极管直接或间接地支撑在基板上。在某些实施例中，衬底可以是柔性的，并且衬底可以包括从包含以下各项的列表中选择的材料：玻璃(刚性或柔性)；聚合物(诸如聚萘二甲酸乙二醇酯或聚对苯二甲酸乙二酯)；聚合物箔；纸；绝缘体涂层金属(诸如涂层不锈钢)；纤维素，聚甲基丙烯酸甲酯，聚碳酸酯，聚乙烯醇，聚乙酸乙烯酯，聚乙烯吡咯烷酮，聚乙烯基苯酚，聚氯乙烯，聚苯乙烯，聚萘二甲酸乙二醇酯，聚对苯二甲酸，聚酰亚胺，聚酰胺(例如尼龙)，聚(羟基醚)，聚氨酯，聚碳酸酯，聚砜，聚对二甲苯，聚芳酯，聚醚醚酮(PEEK)，丙烯腈丁二烯苯乙烯，1-甲氧基-2-丙基乙酸酯(SU-8)，聚羟基苄基倍半硅氧烷(HSQ)，苯并环丁烯(BCB)，AI203，SiOxNy，SiO2，Si3N4，UV固化树脂，纳米压印抗蚀剂，光刻胶。

在某些实施例中，提供衬底/半导体/导体/介电材料的层包括通过选自包括以下内容的列表的技术来形成所述层：气相沉积(物理诸如溅射；化学诸如PECVD)；真空沉积(诸如热蒸发或电子束蒸发)；涂层(旋转、浸涂、刮刀、刮条、喷涂、狭缝模头)；印刷(喷墨、凹版印刷、胶版印刷、丝网印刷、柔版印刷)；脉冲激光沉积(PLD)；原子层沉积(ALD)涂层。

在某些实施例中，衬底/半导体/导体/介电材料的层可以通过诸如热退火、等离子体处理(诸如O2、Cl2、Ar、CF4、BCl3、N2、SF 6、HBr)、自组装单层SAM(诸如HMDS)RIE，臭氧UV处理之类的技术具有表面改性。

在本说明书的整个具体实施方式和权利要求书中，词语“包括”和“包含”及其变体表示“包括但不限于”，并且它们不旨在(并且不)排除其他部分、添加、组件、整数或步骤。在本说明书的整个具体实施方式和权利要求书中，单数形式包括复数形式，除非上下文另有要求。特别地，在使用不定冠词的情况下，除非上下文另外要求，否则本说明书应理解为考虑复数以及单数。

结合本发明的特定方面、实施例或示例描述的特征、整数、特性、化合物、化学部分或基团应理解为适用于本文所述的任何其他方面、实施例或示例，除非与之不相容。本说明书(包括任何所附权利要求、摘要和附图)中公开的所有特征和/或以此方式公开的任何方法或过程的所有步骤可以以任何组合进行结合，不包括其中至少一些这样的特征和/或步骤是互斥的组合。本发明不限于任何前述实施例的细节。本发明扩展到本说明书(包括任何所附权利要求、摘要和附图)中公开的任一新颖的特征或任一新颖的特征组合，或扩展到以此方式公开的任何方法或过程的任一新颖的步骤或任一新颖的步骤组合。

读者的注意力集中在与本申请同时或在本说明书之前提交的，与本说明书有关，并且在本说明书中可供公众检查的所有论文和文献，所有这些论文和文献的内容在此纳入作为参考。