阅读说明：本技术 离子同步加速器数字脉冲电源的电流波形控制系统及方法 (Current waveform control system and method of digital pulse power supply of ion synchrotron ) 是由 赵江 周忠祖 高大庆 张华剑 冯秀明 于 2020-06-04 设计创作，主要内容包括：本发明涉及一种离子同步加速器数字脉冲电源的电流波形控制系统及方法,其特征在于,该电流波形控制系统包括ADC板、状态板和FPGA控制器；所述ADC板用于实时采集离子同步加速器中数字脉冲电源的电流信号和母排电压信号；所述状态板用于确定数字脉冲电源的运行状态,以及控制该电流波形控制系统的开关机或复位；所述FPGA控制器用于根据离子同步加速器中控制系统发送的输出波形触发事例和上位机生成的若干电流波形数据,实时逐点计算输出电流值,并转换为PWM信号发送至数字脉冲电源的主电路驱动器；以及根据ADC板采集的母排电压信号,对数字脉冲电源的母排电压进行实时充放电控制,本发明可以广泛应用于离子加速器领域中。(The invention relates to a current waveform control system and a method of an ion synchrotron digital pulse power supply, which are characterized in that the current waveform control system comprises an ADC (analog to digital converter) board, a state board and an FPGA (field programmable gate array) controller; the ADC board is used for collecting a current signal and a busbar voltage signal of a digital pulse power supply in the ion synchrotron in real time; the state board is used for determining the running state of the digital pulse power supply and controlling the on-off or resetting of the current waveform control system; the FPGA controller is used for calculating an output current value point by point in real time according to an output waveform trigger case sent by a control system in the ion synchrotron and a plurality of current waveform data generated by an upper computer, converting the output current value into a PWM signal and sending the PWM signal to a main circuit driver of the digital pulse power supply; and according to the busbar voltage signal that ADC board gathered, carry on the real-time charge-discharge control to the busbar voltage of the digital pulse power, the invention can be applied to the ion accelerator field extensively.)

离子同步加速器数字脉冲电源的电流波形控制系统及方法

技术领域

本发明是关于一种离子同步加速器数字脉冲电源的电流波形控制系统及方法，属于离子加速器领域。

背景技术

离子同步加速器是一种利用在一定环形轨道上通过高频电场加速离子的环形加速装置，离子同步加速器中磁场的强度随被加速离子能量的增加而增加，从而保持离子回旋频率与高频加速器电场同步。离子同步加速器要求产生的磁场恒定或按照要求的规律进行变化。励磁电源通过给磁铁提供电流来产生磁场，通常分为稳流电源和脉冲电源，稳流电源产生恒定磁场，脉冲电源可产生按照规律变化的磁场。一般而言，重离子同步加速器通常由ECR(电子回旋共振)离子源、低能输运线、同步加速器、高能束线和终端组成，作为加速器用的磁铁电源，其在电流稳定度、电流纹波和电流跟踪精度等方面均有较高要求。离子同步加速器中的引出BUMP电源是一特殊的脉冲电源，其电流波形上升时间快且平顶持续时间长，其主要作用是将加速后的束流利用一种较慢的方式引出至终端进行辐照应用，例如：肿瘤治疗、核孔膜、材料辐照或单粒子效应等。所以该电源的波形控制及性能对离子同步加速器引出束流的品质具有重要影响。在重离子治癌装置中，这类电源的电流控制同样具有特殊要求，通常其电流上升时间约小于5ms，而电流平顶持续时间很长，一般要大于5s。

为优优束流指标，脉冲电流平顶有时存在一定的斜率，通常数字脉冲电源的电流波形控制采用上位机生成较大间隔(例如2ms)的波形数据然后下发到电源控制器，在电源控制器内部插值成较小间隔(例如10us)的电流波形数据，最后触发电流输出波形。在重离子同步加速器中，常规的脉冲电源例如二极铁、四极铁、六极铁和切割铁等，其电流波形基本上是阶梯形波，这种电流波形控制方法完全满足常规的脉冲电源波形控制要求。

但是，对于引出BUMP(凸轨)电源而言，为保证电流上升过程的控制精度，其前级母排的电压在输出波形前有一个充电过程，因此前级充电需要实时控制，上述电流波形控制方法无法满足要求。此外，电流的上升时间一般小于5ms，波形数据采用2ms的间隔显然无法描述上升段的电流曲线。而如果直接采用较小的间隔，例如10us，虽然能够保证电流上升的时间精度，但是由于平顶电流时间较长，在平顶段电流波形会产生大量的数据，这会给波形数据传输的可靠性和电源控制器的波形存储带来严重的问题。

发明内容

针对上述问题，本发明的目的是提供一种能够提高波形控制灵活性和可靠性的离子同步加速器数字脉冲电源的电流波形控制系统及方法。

为实现上述目的，本发明采取以下技术方案：一种离子同步加速器数字脉冲电源的电流波形控制系统，该电流波形控制系统包括ADC板、状态板和FPGA控制器；所述ADC板用于实时采集离子同步加速器中数字脉冲电源的电流信号和母排电压信号；所述状态板用于根据数字脉冲电源内部传感器电路反馈的状态信号，确定数字脉冲电源的运行状态，以及根据离子同步加速器中控制系统发送的命令，控制该电流波形控制系统的开关机或复位；所述FPGA控制器用于根据离子同步加速器中控制系统发送的输出波形触发事例和上位机生成的若干电流波形数据，实时逐点计算输出电流值，并转换为PWM信号发送至数字脉冲电源的主电路驱动器；以及根据ADC板采集的母排电压信号，对数字脉冲电源的母排电压进行实时充放电控制。

进一步地，所述FPGA控制器包括底板、FPGA核心控制板和EPCS芯片，所述底板上设置有所述状态板、FPGA核心控制板和EPCS芯片，所述FPGA核心控制板的片上系统包括：第一CPU，用于接收并存储离子同步加速器中控制系统发送的输出波形触发事例，并根据接收的触发事例，控制波形控制模块工作；接收上位机生成的若干电流波形数据并存储至SDRAM模块；向离子同步加速器中控制系统反馈数字脉冲电源的运行状态；以及将离子同步加速器中控制系统发送的开关机和复位命令发送至所述状态板；所述波形控制模块用于接收所述第一CPU发送的波形选择控制信号，并根据波形选择控制信号中的波形号选择，在所述SDRAM模块中选择需输出的电流波形数据及其对应的波形描述参数；第二CPU，用于根据所选的电流波形数据及其对应的波形描述参数，实时逐点计算输出电流值；电流调节器，用于对计算的输出电流值进行比例积分调节，产生输出电流，并转换为PWM信号发送至数字脉冲电源；充电控制模块，用于从输出电流的波形中提取电流的变化率，结合数字脉冲电源的负载参数，计算电流所需的充电电压，并与所述ADC板采集的母排电压信号进行比较计算，产生充电信号或放电信号，并转换为PWM信号发送至数字脉冲电源；波形保护模块，用于实时监测产生的输出电流的波形，若输出电流的波形超过预先设定的宽度，则发送跳闸信号至所述状态板；所述EPCS芯片用于存储所述FPGA核心控制板电路的配置文件；EPCS控制器，用于控制所述EPCS芯片的工作；FLASH控制器，用于存储所述第一CPU和第二CPU所使用的应用程序；UART控制器，用于实现所述状态板与所述FPGA核心控制板之间的数据通信；定时器控制器，用于对所述第一CPU和第二CPU所使用的应用程序进行定时控制；以太网控制器，用于提供所述FPGA核心控制板上的以太网接口。

进一步地，单个电流波形数据包括电流值序列和波形描述参数，波形描述参数包括波形数据、波形号和特征参数，特征参数包括电流值、变化时间和变化率。

进一步地，所述第一CPU采用波形传输协议通过以太网接口与上位机和离子同步加速器中控制系统连接，其中，波形传输协议为基于以太网的传输控制协议，将波形数据打包为添加字头、长度校验码、波形数据、波形号、事例码和字尾，以十六进制的形式进行数据传输，数据接收成功则返回0，出错则返回错误码。

进一步地，所述FPGA核心控制板的PCB板为6层。

进一步地，所述底板与所述FPGA核心控制板之间采用3组64针堆叠板链接器连接。

进一步地，所述ADC板设置有9路数据采集通道，其中，8路数据采集通道为12bit、100Kbps的低精度通道，用于电压反馈和实时保护；1路数据采集通道为18bit、500Kbps的高精度通道，用于输出电流反馈。

一种离子同步加速器数字脉冲电源的电流波形控制方法，包括以下内容：1)ADC板实时采集离子同步加速器中数字脉冲电源的电流信号和母排电压信号；2)状态板根据数字脉冲电源内部传感器电路反馈的状态信号，确定数字脉冲电源的运行状态，并发送至FPGA控制器，同时，状态板根据离子同步加速器中控制系统发送的命令，控制电流波形控制系统的开关机或复位；3)当接收到离子同步加速器中控制系统发送的输出波形触发事例时，FPGA控制器根据上位机生成的若干电流波形数据，实时逐点计算输出电流值，并转换为PWM信号发送至离子同步加速器中数字脉冲电源的主电路驱动器，以控制数字脉冲电源的实际输出电流；4)同时，FPGA控制器根据ADC板采集的母排电压信号，对数字脉冲电源的母排电压进行实时充放电控制。

进一步地，所述步骤3)的具体过程为：3.1)单个电流波形数据由电流值序列和波形描述参数组成；3.2)上位机根据物理计算要求生成若干电流波形数据，并一次性下发至第一CPU，第一CPU将接收的电流波形数据及其对应的波形描述参数存储至SDRAM模块中的二维整型数组；3.3)第一CPU接收并存储离子同步加速器中控制系统发送的输出波形触发事例，并根据接收的触发事例，控制波形控制模块工作；3.4)波形控制模块接收第一CPU发送的波形选择控制信号，并根据波形选择控制信号中的波形号选择，在SDRAM模块中选择需输出的电流波形数据及其对应的波形描述参数；3.5)第二CPU根据所选的电流波形数据及其对应的波形描述参数，逐点实时读取电流波形数据中上升阶段的给定电流值序列，并根据对应波形描述参数中的特征参数，逐点实时计算电流波形数据中电流上升后阶段的给定电流值，并发送至电流调节器；3.6)电流调节器对计算的给定电流值进行比例积分调节，产生输出电流，并转换为PWM信号发送至数字脉冲电源的主电路驱动器。

进一步地，所述步骤4)的具体过程为：4.1)充电控制模块从波形描述参数中实时提取输出电流的波形中的最大电流变化率，结合数字脉冲电源的负载参数，计算出电流所需的充电电压，并对计算的充电电压和ADC板采集的母排电压信号进行比较计算；4.2)若ADC板采集的母排电压大于计算的充电电压，则放电；若ADC板采集的母排电压不大于计算的充电电压，则充电，并将充电信号或放电信号转换为PWM信号发送至数字脉冲电源，对数字脉冲电源的母排电压进行实时充放电控制；4.3)波形保护模块实时监测产生的输出电流的波形，若输出电流的波形超过预先设定的宽度，则发送跳闸信号至状态板，停止输出电流的输出。

本发明由于采取以上技术方案，其具有以下优点：

1、本发明由于设置有FPGA(现场可编程门阵列)控制器，能够实现离子同步加速器中数字脉冲电源的电流波形控制，满足加速器束流慢引出的控制目标，同时为离子同步加速器中数字脉冲电源波形的控制提供一种新的思路，有效提升加速器脉冲电源波形控制的灵活性和可靠性。

2、由于离子同步加速器中数字脉冲电源的充电过程是连续的，因此对充电脉冲应当增加敏感性控制过程，以便充电脉冲开关过于频繁，影响充电效果，本发明的充电控制模块对计算的充电电压和ADC板采集的母排电压信号进行比较计算，若ADC板采集的母排电压大于计算的充电电压，则放电；若ADC板采集的母排电压不大于计算的充电电压，则充电，能够提高计算速度，增加充电控制的同步性，满足所需的实时性。

3、本发明的FPGA控制器利用波形描述参数实时计算并输出电流，能够实现电流波形上升阶段电流的曲线控制及上升后电流的参数控制，解决电流上升曲线的控制精度及上升后电流持续时间长所需数据量较大的问题，是一种利用波形数据和波形特征描述参数来实时波形控制的方式，可以广泛应用于离子加速器领域中。

附图说明

图1是引出BUMP电源的理想波形示意图；

图2是本发明系统的结构示意图；

图3是本发明中FPGA核心控制板的片上系统的结构示意图；

图4是本发明方法中参考电流生成的流程图；

图5是本发明中内部关键时序信号的示意图。

具体实施方式

以下结合附图来对本发明进行详细的描绘。然而应当理解，附图的提供仅为了更好地理解本发明，它们不应该理解成对本发明的限制。

由于本发明提出的离子同步加速器数字脉冲电源的电流波形控制系统及方法涉及到引出BUMP电源的相关内容，下面对相关内容进行介绍，以便本领域技术人员对本发明的内容更加清楚。

引出BUMP磁铁是一种感性负载，要精确控制其励磁电流的上升时间和平台电流的稳定度需要精确控制电源的母排电压。由于电路参数分散性等因素，电源的母排电压是一个动态变化的过程，因此，电源母排的实时充电控制是一个难点。同时，多台引出BUMP电源需要严格地同步输出电流值，且每台电源的平顶电流均有可能不同，这样，母排充电开关、输出电流、触发等信号存在严格的时序关系。同时，考虑电路参数的分散性对每台电源内部信号和参数的影响，有可能每台电源之间存在一些差异，这些均需要在实际控制实施过程中考虑。离子同步加速器引出BUMP电源的控制逻辑在所有脉冲电源中是最复杂的一种，电源内部有多个信号需要同步，还要考虑电源电路参数的分散性，这些均需要通过控制将误差减小到指标要求范围，这些问题不考虑，引出BUMP电源的控制指标很难实现。此外，为优化离子同步加速器性能，在离子同步加速器调试过程中，电流平顶按照一定斜率可变，为满足这样的需求，研究灵活的电流波形控制系统及方法也成为一种新的需求，这种需求也会对电源控制器的硬件平台的设计及软件设计提出更高的要求。

引出BUMP电源的理想波形如图1所示，引出BUMP电源的波形数据由物理人员生成，他们计算出的波形数据通常只含有电流数据，电流波形类似于阶梯形，如图1中的OABCD曲线，上升段是一段非线性曲线，上升后直至波形结束可以利用波形的特征描述参数进行控制。波形控制的基本原理为：上升段电流利用生成的波形数据曲线控制，从A点以后的平顶电流到下降电流利用波形描述参数控制。这样既保证上升段电流的精度又保证平顶段电流变化的灵活性。当波形传输到电源数字控制器后，从波形数据中提取电流变化的斜率，同时计算所需的充电电压，当母排电压大于该值，则放电；当母排电压小于该值，则充电。触发波形输出的电路和充放电电路具有严格的时序逻辑，准确控制所需的母排电压。

基于上述说明，如图2所示，本发明提供的离子同步加速器数字脉冲电源的电流波形控制系统包括ADC(模数转换器)板1、状态板2和FPGA(现场可编程门阵列)控制器3。

ADC板1用于实时采集离子同步加速器中数字脉冲电源的电流信号和母排电压信号等信号。

状态板2用于根据数字脉冲电源内部传感器电路反馈的状态信号，判断数字脉冲电源是否发生由电路硬件造成的故障，包括过流、过压、过温等，确定数字脉冲电源的运行状态，并发送至FPGA控制器3；以及根据离子同步加速器中控制系统发送的命令，控制本发明电流波形控制系统的开关机或复位。

FPGA控制器3用于根据离子同步加速器中控制系统发送的输出波形触发事例和上位机生成的若干电流波形数据，实时逐点计算输出电流值，并转换为PWM(脉冲宽度调制)信号发送至离子同步加速器中数字脉冲电源的主电路驱动器，以控制数字脉冲电源的实际输出电流；同时，根据ADC板1采集的母排电压信号，对数字脉冲电源的母排电压进行实时充放电控制。

在一个优选的实施例中，如图3所示，FPGA控制器3包括底板、FPGA核心控制板和EPCS芯片，底板上设置有状态板2、FPGA核心控制板和EPCS芯片，其中，FPGA核心控制板的片上系统包括第一CPU301、波形控制模块302、第二CPU303、SDRAM(同步动态随机存取内存)模块、电流调节器304、充电控制模块305、波形保护模块306、EPCS(串行存储器)芯片、EPCS控制器307、FLASH(闪存)控制器308、UART(通用异步收发传输器)控制器309、定时器控制器310和以太网控制器311。

第一CPU301用于采用波形传输协议，通过以太网接口接收并存储离子同步加速器中控制系统发送的输出波形触发事例，并根据接收的触发事例，控制波形控制模块302工作；采用波形传输协议，通过以太网接口接收上位机根据物理计算要求生成的若干电流波形数据，并存储至SDRAM模块；采用波形传输协议，通过以太网接口向离子同步加速器中控制系统反馈数字脉冲电源的运行状态；将离子同步加速器中控制系统发送的开关机和复位命令发送至状态板2，其中，单个电流波形数据包括电流值序列和波形描述参数，波形描述参数包括波形数据、波形号(例如第一个波形数据的波形号是1，第二个波形数据的波形号是2)和特征参数等，特征参数包括电流值、变化时间和变化率等。

波形控制模块302用于接收第一CPU301发送的波形选择控制信号，并根据波形选择控制信号中的波形号选择，在SDRAM模块中选择需输出的电流波形数据及其对应的波形描述参数；以及母排所需电压的计算值加载功能。

第二CPU303用于根据所选的电流波形数据及其对应的波形描述参数，实时逐点计算给定电流值，并发送至电流调节器304。

电流调节器304用于对计算的给定电流值进行比例积分调节，产生满足性能要求的输出电流，并转换为PWM信号发送至离子同步加速器中数字脉冲电源的主电路驱动器，其中，性能要求可以根据实际情况确定。

充电控制模块305用于从波形描述参数中实时提取输出电流的波形中的最大电流变化率，结合数字脉冲电源的负载参数，计算出电流所需的充电电压，并对计算的充电电压和ADC板1采集的母排电压信号进行比较计算，产生充电信号或放电信号，实时开启或关闭充电脉冲，并将充电信号或放电信号转换为PWM信号发送至数字脉冲电源，对数字脉冲电源的母排电压进行实时充放电控制，保证母排电压在合适范围。

波形保护模块306用于实时监测产生的输出电流的波形，若输出电流的波形超过预先设定的宽度，则发送跳闸信号至状态板2，停止输出电流的输出。

EPCS芯片用于存储FPGA核心控制板电路的配置文件，其中，配置文件由硬件描述语言编写，编译后存储至EPCS芯片，当FPGA核心控制板通电后，电路结构首先从EPCS芯片读入FPGA核心控制板，完成对FPGA核心控制板的电路配置。

EPCS控制器307用于控制EPCS芯片的工作。

FLASH控制器308用于存储第一CPU301和第二CPU303所使用的应用程序代码。

UART控制器309用于实现状态板2与FPGA核心控制板之间的数据通信。

定时器控制器310用于对第一CPU301和第二CPU303所使用的应用程序进行定时控制。

以太网控制器311用于提供FPGA核心控制板上的以太网接口，以进行数据传输和状态反馈等通信。

在一个优选的实施例中，FPGA核心控制板可以采用Intel公司的可嵌入SoC(System-on-a-Chip，片上系统)的FPGA核心控制板。

在一个优选的实施例中，ADC板1设置有9路数据采集通道，其中，8路数据采集通道为12bit、100Kbps的低精度通道，8路低精度通道的信号独立采集，分别用于电压反馈和实时保护；1路数据采集通道为18bit、500Kbps的高精度通道，高精度通道采集的信号用于输出电流反馈。

在一个优选的实施例中，为保证电路的稳定性，FPGA核心控制板的PCB板为6层，底板与FPGA核心控制板之间采用3组64针堆叠板链接器连接，可以保证高速数字信号的可靠传输。

在一个优选的实施例中，波形传输协议为基于以太网的传输控制协议，将波形数据打包为添加字头、长度校验码、波形数据、波形号、事例码和字尾，以十六进制的形式进行数据传输，数据接收成功则返回0，出错则返回错误码；如果一次传输多个波形数据，则可以在事例码后重复波形数据、波形号和事例码等，实现多个波形数据的发送。

基于上述离子同步加速器数字脉冲电源的电流波形控制系统，如图4所示，本发明还提供一种离子同步加速器数字脉冲电源的电流波形控制方法，包括以下步骤：

1)ADC板1实时采集离子同步加速器中数字脉冲电源的电流信号和母排电压信号等信号。

2)状态板2根据数字脉冲电源内部传感器电路反馈的状态信号，判断离子同步加速器中的数字脉冲电源是否发生由电路硬件造成的故障，包括过流、过压、过温等，确定数字脉冲电源的运行状态，并发送至FPGA控制器3；同时，状态板2根据离子同步加速器中控制系统发送的命令，控制本发明电流波形控制系统的开关机或复位。

3)当接收到离子同步加速器中控制系统发送的输出波形触发事例时，FPGA控制器3根据上位机经物理计算要求生成的若干电流波形数据，实时逐点计算输出电流值，并转换为PWM(脉冲宽度调制)信号发送至离子同步加速器中数字脉冲电源的主电路驱动器，以控制数字脉冲电源的实际输出电流，具体为：

3.1)单个电流波形数据由电流值序列和波形描述参数组成。

3.2)上位机根据物理计算要求生成若干电流波形数据，并采用波形传输协议，通过以太网接口一次性下发至第一CPU301，第一CPU301将接收的电流波形数据及其对应的波形描述参数存储至SDRAM模块中的二维整型数组，其中，二维整型数组的第一个数表示波形号，后面的10个数表示波形描述参数。

3.3)第一CPU301采用波形传输协议，通过以太网接口接收并存储离子同步加速器中控制系统发送的输出波形触发事例，并根据接收的触发事例，控制波形控制模块302工作。

3.4)波形控制模块302接收第一CPU301发送的波形选择控制信号，并根据波形选择控制信号中的波形号选择，在SDRAM模块中选择需输出的电流波形数据及其对应的波形描述参数。

3.5)如图4所示，第二CPU303根据所选的电流波形数据及其对应的波形描述参数，逐点实时读取电流波形数据中上升阶段即OA段的给定电流值序列，并根据对应波形描述参数中的特征参数，采用直线的两点一线方程，逐点实时计算电流波形数据中电流上升后阶段即ABCDE段逐点的给定电流值，并发送至电流调节器304。

3.6)电流调节器304对计算的给定电流值进行比例积分调节，产生满足性能要求的输出电流，并转换为PWM信号发送至离子同步加速器中数字脉冲电源的主电路驱动器。

4)同时，FPGA控制器3根据ADC板1采集的母排电压信号，对数字脉冲电源的母排电压进行实时充放电控制，具体为：

4.1)充电控制模块305从波形描述参数中实时提取输出电流的波形中的最大电流变化率，结合数字脉冲电源的负载参数，计算出电流所需的充电电压，并对计算的充电电压和ADC板1采集的母排电压信号进行比较计算。

4.2)若ADC板1采集的母排电压大于计算的充电电压，则放电；若ADC板1采集的母排电压不大于计算的充电电压，则充电，并将充电信号或放电信号转换为PWM信号发送至数字脉冲电源，对数字脉冲电源的母排电压进行实时充放电控制，使得每一信号均存在确定的时间关系，其时序关系如图5所示。

4.3)波形保护模块306实时监测产生的输出电流的波形，若输出电流的波形超过预先设定的宽度，则发送跳闸信号至状态板2，停止输出电流的输出。

上述各实施例仅用于说明本发明，其中各部件的结构、连接方式和制作工艺等都是可以有所变化的，凡是在本发明技术方案的基础上进行的等同变换和改进，均不应排除在本发明的保护范围之外。