阅读说明：本技术 用于三电平降压调节器的电路 (Circuit for three-level buck regulator ) 是由 阿尔贝托·亚历山德罗·安吉洛·普杰利 李敏馥 汉斯·梅瓦特 李志鹏 于 2019-01-11 设计创作，主要内容包括：电感器；第一开关,其具有连接至第一电压源(VS1)的第一端；第二开关,其具有连接至所述第一开关的第二端(2SS1)的第一端,和连接至所述电感器的第一端(1SI)的第二端；第三开关,其具有连接至所述1SI的第一端；第四开关,其具有连接至所述第三开关的第二端(2SS3)的第一端,和连接至第二电压源(VS2)的第二端；第五开关,其具有连接至所述1SI的第一端,和连接至所述VS1和/或所述VS2的第二端；第一电容器,其具有连接至所述2SS1的第一端,和连接至所述2SS3的第二端；以及第二电容器,其具有连接至所述电感器的第二端的第一端,和连接至所述VS2的第二端。(An inductor; a first switch having a first terminal connected to a first voltage source (VS 1); a second switch having a first terminal connected to the second terminal (2SS1) of the first switch, and a second terminal connected to the first terminal (1SI) of the inductor; a third switch having a first terminal connected to the 1 SI; a fourth switch having a first terminal connected to the second terminal (2SS3) of the third switch and a second terminal connected to a second voltage source (VS 2); a fifth switch having a first terminal connected to the 1SI and a second terminal connected to the VS1 and/or the VS 2; a first capacitor having a first terminal connected to the 2SS1, and a second terminal connected to the 2SS 3; and a second capacitor having a first terminal connected to the second terminal of the inductor, and a second terminal connected to the VS 2.)

用于三电平降压调节器的电路

背景技术

电压调节器是一种无处不在的电路组件，其对向电路负载提供稳定的功率至关重要。降压调节器构成了在某些应用中很受欢迎的一类电压调节器。然而，降压调节器可能因为在这些调节器中的寄生电阻而效率低。

因此，需要用于电压调节器的新电路。

发明内容

提供了用于三电平降压调节器的电路。在一些实施例中，所述电路包括：电感器，其具有第一端并且具有第二端；第一开关，其具有连接至第一电压源的第一端，并且具有第二端；第二开关，其具有连接至所述第一开关的第二端的第一端，并且具有连接至所述电感器的第一端的第二端；第三开关，其具有连接至所述电感器的第一端的第一端，并且具有第二端；第四开关，其具有连接至所述第三开关的第二端的第一端，并且具有连接至第二电压源的第二端；第五开关，其具有连接至所述电感器的第一端的第一端，并且具有连接至所述第一电压源和所述第二电压源中的一者的第二端；第一电容器，其具有连接至所述第一开关的第二端的第一端，并且具有连接至所述第三开关的第二端的第二端；以及第二电容器，其具有连接至所述电感器的第二端的第一端，并且具有连接至所述第二电压源的第二端。

在一些实施例中，所述第五开关的第二端连接至所述第二电压源，并且所述电路进一步包括：第六开关，其具有连接至所述电感器的第一端的第一端，并且具有连接至所述第一电压源的第二端。

在一些实施例中，所述第五开关的第二端连接至所述第二电压源，并且其中，在所述调节器的状态0中：所述第一开关打开；所述第二开关打开；所述第三开关闭合；所述第四开关闭合；并且所述第五开关闭合。在一些这样的实施例中，在所述调节器的状态1中：所述第一开关打开；所述第二开关闭合；所述第三开关打开；所述第四开关闭合；并且所述第五开关打开。进一步地，在一些这样的实施例中，在所述调节器的状态2中：所述第一开关闭合；所述第二开关打开；所述第三开关闭合；所述第四开关打开；并且所述第五开关打开。更进一步地，在一些这样的实施例中，在所述调节器的循环期间，所述调节器在状态0、状态1和状态2之间切换。

在一些实施例中，所述第五开关的第二端连接至所述第二电压源，并且其中，在所述调节器的状态3中：所述第一开关闭合；所述第二开关闭合；所述第三开关打开；所述第四开关打开；并且所述第五开关闭合。在一些这样的实施例中，在所述调节器的状态1中：所述第一开关打开；所述第二开关闭合；所述第三开关打开；所述第四开关闭合；并且所述第五开关打开。进一步地，在一些这样的实施例中，在所述调节器的状态2中：所述第一开关闭合；所述第二开关打开；所述第三开关闭合；所述第四开关打开；并且所述第五开关接通。更进一步地，在一些这样的实施例中，在所述调节器的循环期间，所述调节器在状态3、状态1和状态2之间切换。

在一些实施例中，所述电感器的第二端耦合至负载。

附图说明

图1A-1B示出了在现有技术中已知的降压调节器及其操作的示例。

图2A-2F示出了在现有技术中已知的三电平降压调节器及其操作的示例。

图3A-3D示出了根据一些实施例的包括为了减少寄生电阻而接地的开关的三电平降压调节器及其操作的示例。

图4A-4D示出了根据一些实施例的包括为了减少寄生电阻而接至V_IN的开关的三电平降压调节器及其操作的示例。

图5A-5F示出了根据一些实施例的包括为了减少寄生电阻而接地的开关和接至V_IN的开关的三电平降压调节器及其操作的示例。

具体实施方式

图1A-1B示出了现有技术中已知的降压调节器及其操作的示例100。如图1A所示，降压调节器100包括电感器108、两个开关114和116以及电容器120。降压调节器驱动负载106。

在操作期间，降压调节器100通过开关114和116将电感器108连接到第一电压源V_IN104和第二电压源118。在一些情况下，仅为简化起见而对本申请的剩余部分进行假定，第二电压源118是接地电压(0V)源。开关114和116利用来自任何合适的控制机制(诸如硬件处理器)的控制信号进行接通和关断。开关114和116被控制使得这两个开关不会同时接通。开关114和116可以被实现为晶体管，例如MOSFET晶体管。例如，开关114可以利用P沟道MOSFET晶体管来实现，并且开关116可以利用N沟道MOSFET晶体管来实现。

如图1B所示,当开关114和116在周期T内接通和关断时，在电感器108的左端(输入端)的电压V_X 102在周期T内在0V(接地)和V_IN之间摆动。更特别地，在时间0和时间DT之间，以及在时间T和T+DT之间，开关114闭合而开关116打开。这将导致V_X 102等于V_IN 104。在时间DT和时间T之间，以及在时间T+DT和时间2T之间，开关114打开，而开关116闭合。这导致V_X102等于接地。电感器108和电容器120作为随着时间均分V_X 102的低通滤波器进行操作，从而在具有低电压纹波的调节器输出端产生信号V_OUT 110。V_OUT 110输出的电压电平可以取决于电感器108连接至第一电压源V_IN 104的时间量和电感器108连接至第二电压源118的时间量。例如，降压调节器100可以调整V_OUT 110的电平，使其等于V_IND+(0V)(1-D)，其中D是0到1之间的数字，也是V_X耦合至V_IN的部分时间。D也被称为占空比。消耗输出电流的输出负载106可以是任何类型的电子设备，包括硬件处理器、存储器(DRAM,NAND，闪存等)、RF芯片、WiFi组合芯片、和功率放大器。

降压调节器100的效率可计算为：

其中，P_L表示递送到输出负载106的功率，并且P_I表示到降压调节器108的输入功率。P_L可以如下计算：P_L＝P_I-P_LOSS，其中P_LOSS包括电压调节过程中的功率损耗量。

与降压调节器100相关联的主要的功率损耗P_LOSS中的一者包括电感器108的寄生电阻引起的电阻损耗P_R。当降压调节器100通过提供电流I_L 112将功率递送至输出负载106时，理想地，降压调节器100将它在输入端(输入功率)接收到的所有功率作为输出功率提供至输出负载106。然而，在实际情况中，降压调节器100在电感器108内部耗散它的一些输入功率。理想地，电感器108具有零电阻。因此，通过电感器108的电流不会耗散任何功率。然而，在实际情况中，电感器108与有限电阻相关联，主要是由于形成电感器108的材料的电阻。电感器108的这种不期望的有限电阻被称为寄生电阻。寄生电阻可以导致电阻功率损耗，因为寄生电阻可以导致通过电感器108的电流耗散能量。因此，电阻功率损耗会降低降压调节器100的功率转换效率。

当电流为交流时，然后电阻功率损耗可以被计算为P_L＝I_L,RMS ²R_L，其中R_L为电感器108的寄生电阻的值，并且I_L,RMS为通过电感器108的电流的均方根。通过降低电感器电流(I_L,PP 120)的峰间纹波来降低I_L,RMS。因此，降压调节器100可以通过降低电感器电流I_L,PP120的峰间纹波来减少电阻损耗P_R。

这里有两种方法来减小电感器电流I_L,PP的峰间纹波。第一，降压调节器100可以切换至高频处，并减少开关调节器的周期T。但是，这种解决方案可能增加开关114和116之间的结点122处的寄生电容进行充电和放电所消耗的功率。该电容功率损耗可能会是显著的，这是因为开关114和116的尺寸可能大，这增加了寄生电容，并且因为V_X 102上的电压摆幅大。电容功率损耗可以计算如下：P_L＝fCV²，其中C是结点122处的寄生电容量，f是降压调节器100的切换频率，V是结点122处的电压摆幅。这种功率损耗可能会是显著的，这是因为开关114和116的尺寸大，这增加了寄生电容，并且因为V_X 102上的电压摆幅大。

第二，降压调节器100可以使用高电感值的电感器108，从而减少寄生电阻R_L。然而，这种方法会使电感器108变大，从而使集成变得困难。

图2A-2F示出了现有技术中已知的三电平降压调节器及其操作的示例200。在高电平处，调节器200是2：1开关电容调节器，其后是电感器。如结合图1A-1B所述，降压调节器在V_X 102上有在0和V_IN 104之间摆动的方波，这是两个电压电平。然而，三电平降压调节器可以有0、V_IN/2或V_X 102的V_IN/2，因此称之为“三”电平降压调节器。

如图2E所示，当占空比“D”小于0.5时，V_X 102在0到V_IN/2之间摆动，从而将V_OUT 110调节为0到V_IN/2之间的值。更具体地，如图2E所示，在时间0到时间(0.5-D)T之间以及时间0.5T到时间(1-D)T之间，调节器200在如图2A所示的状态0中操作。在这种状态下，开关202和204打开，而开关206和208闭合。在时间(0.5-D)T和时间0.5T之间，调节器200在如图2B所示的状态1中操作。在这种状态下，开关202和207打开，而开关204和208闭合。在时间(1-D)T和时间T之间，调节器200在如图2C所示的状态2中操作。在这种状态下，开关204和208打开，而开关202和206闭合。

如图2F所示，当D大于或等于0.5时，V_X 102在V_IN/2和V_IN 104之间摆动，从而将V_OUT110调节为V_IN/2和V_IN之间的值。更具体地，如图2F所示，在时间0到时间(D-0.5)T之间以及时间0.5T到时间DT之间，调节器200在如图2D所示的状态3中操作。在这种状态下，开关206和208打开，而开关202和204闭合。在时间(D-0.5)T和时间0.5T之间，调节器200在如图2B所示的状态1中操作。在这种状态下，开关202和207打开，而开关204和208闭合。在时间DT和时间T之间，调节器200在如图2C所示的状态2中操作。在这种状态下，开关204和208打开，而开关202和206闭合。

如图1A-1B所示，不考虑D在0和1之间的值，V_X 102上的电压摆幅是V_IN/2，这是二电平降压调节器的V_X的V_IN摆幅的一半。由于V_X上的电压摆幅是一半，因此峰间电感器电流纹波I_L 112也是一半。因此，三电平降压调节器可以在电感器上有更小的I_L,RMS ²损耗，或者针对相同的I_L,RMS ²损耗可以使用比降压调节器更小的电感值。

三电平降压调节器使用C_FLY 210来产生第三电平V_IN/2。状态1和状态2与典型的2：1SC调节器相同，因此在这两种状态之间迭代会在V_X上生成V_IN/2。

三电平降压调节器的一个缺点是开关(例如图2A中的开关206和208，图2D中的开关202和204)是串联级联的，由于开关上的寄生电阻，这会导致更大的I²R损耗。在状态0中，开关206和208是串联接通的，而在状态3中，开关202和204是串联接通的。

根据一些实施例，图3A-3D示出了三电平降压调节器的示例300，其在地面(0V)(或任何其他合适的第二电压源)和V_X 102之间增加了开关，以减小如图3A所示开关206和208级联时的电阻。更具体地，如图3A和3D所示，当D小于0.5时，在状态0下可以使用开关302来减小地面与V_X 102之间的寄生电阻。开关302仅在D小于0.5并且调节器300在状态0中时使用。当D大于或等于0.5时，三电平降压调节器300可以工作(其将与如图2B、2C、2D和2F所示的调节器200类似地进行操作)，但是开关302始终是关断的，并且与如图2A-2F所示的典型的三电平降压调节器相比不会提供任何优势。

根据一些实施例，图4A-4D示出了三电平降压调节器的示例400，其在V_X102和V_IN104之间增加了开关，以减少如图4C所示开关202和204级联时的电阻。更具体地，如图4C和4D所示，当D大于或等于0.5时，在状态3下可以使用开关404来降低V_X 102和V_IN104之间的寄生电阻。开关404仅在D大于或等于0.5且调节器400处于状态3时使用。当D小于0.5时，三电平降压调节器400可以工作(其与如图2A、2B、2C和2E所示的调节器200类似地进行操作)，但是开关404始终是关断的，并且与如图2A-2F所示典型的三电平降压调节器相比不会提供任何优势。

根据一些实施例，图5A-5F示出了三级降压调节器的示例500,其在地面(0V)(或任何其他合适的第二电压源)和V_X 102之间增加了开关，以减小如图5A所示开关206和208级联时的电阻，并且在V_X 102和V_IN 104之间增加了开关，以减少如图5D所示开关202和204级联时的电阻。更具体地，如图5A和5E所示，当D小于0.5时，在状态0下可以使用302开关降低V_X 102与地面的寄生电阻。开关302仅在D小于0.5且调节器500处于状态0时使用。如图5D和5F所示，当D大于或等于0.5时，在状态3下可以使用开关404来降低V_X 102和V_IN 104之间的寄生电阻。开关404仅在D大于或等于0.5且调节器500处于状态3时使用。当调节器500处于状态1或状态2时，开关302和404二者都是关断的。

在一些实施例中，开关302和404可以额定为V_IN/2，因为开关两端的最大电压是V_IN/2。这比使用额定在V_IN 104的开关更好，因为开关的尺寸和电阻会随着额定电压的增加而增大。

尽管本发明已在上述说明性实施例中描述和说明，但是应该理解，当前的公开只是为了举例，并且在实施本发明的细节上的许多变化都可以在不背离本发明的精神和范围的情况下进行，而这种精神和范围只受到所附权利要求书的限制。所公开的实施例的特征可以以各种方式组合和重新排列。