阅读说明：本技术 配置内存结构 (Configuration memory structure ) 是由 林正隆 梁万栋 于 2019-01-31 设计创作，主要内容包括：一种配置内存结构,其包含有一电路板、数个内存、一处理单元及一反射吸收单元。该电路板具有一第一表面及一第二表面,该第一表面设有相对称的一第一线路单元及一第二线路单元；各内存分别设于该电路板的第一表面与该第二表面,各内存分别连接至该第一线路单元与该第二线路单元；该处理单元连接该第一线路单元；该反射吸收单元连接该第二线路单元。藉此,除可提升内存容量之外,更可于内存作动时,利用反射讯号吸收单元吸收相关的反射讯号,使内存可稳定运作并同时提升运作速率。(A configuration memory structure comprises a circuit board, a plurality of memories, a processing unit and a reflection and absorption unit. The circuit board is provided with a first surface and a second surface, and the first surface is provided with a first circuit unit and a second circuit unit which are symmetrical; each memory is respectively arranged on the first surface and the second surface of the circuit board and is respectively connected to the first circuit unit and the second circuit unit; the processing unit is connected with the first circuit unit; the reflection absorption unit is connected with the second circuit unit. Therefore, besides the capacity of the memory can be increased, the reflection signal absorption unit can be used for absorbing relevant reflection signals when the memory is activated, so that the memory can stably operate and the operation speed can be increased at the same time.)

配置内存结构

技术领域

本发明有关于一种配置内存结构，尤指一种可提升内存容量以及使内存稳定运作的配置内存结构。

背景技术

一般现有的内存结构，通常是由一处理器、多数与处理器连接的内存、以及一设于各内存并接端前端的讯号反射器组成。

然而，以上述的结构而言，仍无法有效降低讯号传输时的反射讯号，进而严重影响系统的整体运作；且现行欲进行多内存的整合时（例如：将32位的内存整合为64位），是将至少两个芯片加以共接，而共接时是将多个内存的地址区与控制区加以连接；如此，不但会导致线路布局的复杂度增加，更会大幅提高线路的布局层数，更无法有效提升内存的容量。

为解决现有技术的种种缺失，本案的发明人特潜心研究，开发出一种配置内存结构，以有效改善现有技术的缺点。

发明内容

本发明的主要目的在于，提供一种配置内存结构，除可提升内存容量之外，更可于内存作动时，利用反射讯号吸收单元吸收相关的反射讯号，使内存可稳定运作并同时提升运作速率。

为达上述目的，本发明采用的技术方案是：一种配置内存结构，其包括数个内存和一处理单元，其特点是，还包括一电路板及一反射吸收单元，其中：该电路板具有一第一表面及一第二表面，该第一表面设有相对称的一第一线路单元及一第二线路单元；该数个内存分别设于该电路板的第一表面与该第二表面，各内存分别连接至该第一线路单元与该第二线路单元；该处理单元连接该第一线路单元；该反射吸收单元连接该第二线路单元。

于上述的配置内存结构中，该电路板设有数个连通该第一表面与该第二表面的线路穿孔，该第二表面上的各内存藉由各穿孔分别连接至该第一线路单元与该第二线路单元。

于上述的配置内存结构中，各内存至少具有一地址接脚、一指令接脚及一控制接脚，而各内存是以该地址接脚、该指令接脚与该控制接脚连接至该第一线路单元与该第二线路单元。

于上述的配置内存结构中，各内存分别具有相对应的至少二输入/输出端口。

于上述的配置内存结构中，各内存分别具有一输入/输出端口。

于上述的配置内存结构中，该反射吸收单元可为电阻。

于上述的配置内存结构中，该反射吸收单元的电阻阻值介于30奥姆～100奥姆之间。

于上述的配置内存结构中，该反射吸收单元连接二分之一工作电压。

于上述的配置内存结构中，该配置内存结构使用于10G～10MHz工作频率的电路上。

附图说明

图1是本发明的基本架构示意图。

图2是本发明的另一面的基本架构示意图。

图3是本发明的内存的示意图。

图4是本发明另一内存的示意图。

标号对照：

电路板1

第一表面11

第二表面12

第一线路单元13

第二线路单元14

穿孔15

内存2、2a

地址接脚21、21a

指令接脚22、22a

控制接脚23、23a

输入/输出端口24、24a

处理单元3

反射吸收单元4。

具体实施方式

请参阅图1至图4所示，分别为本发明的基本架构示意图、本发明另一面的基本架构示意图、本发明内存的示意图及本发明另一内存的示意图。如图所示：本发明为一种配置内存结构，该配置内存结构包含一电路板1、数个内存2、2a、一处理单元3及一反射吸收单元4。

该电路板1具有一第一表面11及一第二表面12，该第一表面11设有相对称的一第一线路单元13及一第二线路单元14，其中该第一线路单元13具有数个地址连接区、指令连接区及控制连接区，而该第二线路单元14具有数个相对称的地址连接区、指令连接区及控制连接区（图中未示）。

各内存2、2a分别设于该电路板1的第一表面11与该第二表面12，各内存2、2a分别连接至该第一线路单元13与该第二线路单元14。

该处理单元3连接该第一线路单元13。

该反射吸收单元4连接该第二线路单元14。

当本发明于运用时，可应用于DRAM、NAND、MRAM、NOR或SRAM等相关领域中，且该配置内存结构使用于10G～10MHz工作频率的电路上，而于处理单元1配合各内存2、2a作讯号传输时，是可利用该反射讯号吸收单元4吸收相关的反射讯号，以降低讯号传输时的反射讯号，而达到使各内存2、2a可稳定运作并同时提升运作速率的功效。

另外，由于各内存2、2a分别设于该电路板1的第一表面11与该第二表面12，因此可使内存2、2a容量大幅可提升。

于本发明的一较佳具体实施例中，该电路板1设有多数连通该第一表面11与该第二表面12的线路穿孔15，该第二表面12上的各内存2、2a藉由各穿孔15分别连接至该第一线路单元13与该第二线路单元14（如图1及图2所示）。另外，各内存2、2a至少具有一地址接脚（21、21a）、一指令接脚（22、22a）及一控制接脚（23、23a）（如图2及图3所示），而第一表面11的各内存2、2a是以该地址接脚（21、21a）、该指令接脚（22、22a）与该控制接脚（23、23a）连接至该第一线路单元13与该第二线路单元14，可使该第二表面12上的各内存2、2a是以该地址接脚（21、21a）、该指令接脚（22、22a）与该控制接脚（23、23a）透过穿孔15连接至该第一线路单元13与该第二线路单元14，藉此，可使该第二表面12上的各内存2、2a不需绕线即可进行设置，而达到易于制作以及可提升内存2、2a容量的功效。

于本发明的一较佳具体实施例中，各内存2分别具有相对应的至少二个输入/输出端口24（如图3所示），或各内存2a分别具有一输入/输出端口24a（如图4所示）。以本发明的实施例而言，是于该第一表面11及该第二表面12分别设置四个具有二输入/输出端口24的内存2、以及一个输入/输出端口24a的内存2a，如此，可于固定尺寸的该电路板1上设置较佳数量的内存2、2a，以达到提升内存2、2a容量的功效。

于本发明的一较佳具体实施例中，该反射吸收单元4可为电阻，该反射吸收单元4的电阻阻值介于30奥姆～100奥姆之间，且该反射吸收单元4连接二分之一工作电压。藉此，可有效吸收相关的反射讯号，以降低讯号传输时的反射讯号，而达到使各内存2、2a可稳定运作并同时提升运作速率的功效。

综上所述，本发明配置内存结构可有效改善现有技术的种种缺点，除可提升内存容量之外，更可于内存作动时，利用反射讯号吸收单元吸收相关的反射讯号，使内存可稳定运作并同时提升运作速率；进而使本发明的产生能更进步、更实用、更符合消费者使用所须，确已符合发明专利申请的要件，依法提出专利申请。

但以上所述，仅为本发明的较佳实施例而已，当不能以此限定本发明实施的范围。故，凡依本发明申请专利范围及发明说明书内容所作的简单的等效变化与修饰，皆应仍属本发明专利涵盖的范围内。