阅读说明：本技术 一种集成光子时延阵列 (Integrated photon time delay array ) 是由 张璟 于 2020-06-02 设计创作，主要内容包括：本申请公开了一种集成光子时延阵列,包括：第一臂和第二臂；其中第一臂与第二臂的第一端分别连接在功率配置模块的两个输出端,第一臂与第二臂的第二端分别连接在输出配置模块的两个输入端；第一臂上还设置有时延配置模块和固定时延模块；功率配置模块用于按配置的功率分配模式对一路输入的光信号进行功率分配,分配后的两路光信号分别沿第一臂和第二臂输出；时延配置模块,用于配置多种时延模式；固定时延模块,用于构建第一臂与第二臂的固定时延差；输出配置模块,用于根据输出配置需求配置集成光子时延阵列的两个输出端的光信号,以实现正向时延或负向时延。该集成光子时延阵列结构紧凑,有利于大规模应用,且可重构。(The application discloses integrated photon time delay array includes: a first arm and a second arm; the first ends of the first arm and the second arm are respectively connected to two output ends of the power configuration module, and the second ends of the first arm and the second arm are respectively connected to two input ends of the output configuration module; the first arm is also provided with a time delay configuration module and a fixed time delay module; the power configuration module is used for performing power distribution on one path of input optical signals according to a configured power distribution mode, and the distributed two paths of optical signals are output along the first arm and the second arm respectively; the time delay configuration module is used for configuring various time delay modes; the fixed time delay module is used for constructing a fixed time delay difference between the first arm and the second arm; and the output configuration module is used for configuring the optical signals of the two output ends of the integrated photonic time delay array according to the output configuration requirement so as to realize positive time delay or negative time delay. The integrated photon time delay array has a compact structure, is beneficial to large-scale application, and is reconfigurable.)

一种集成光子时延阵列

技术领域

本申请涉及光学技术领域，特别是涉及一种集成光子时延阵列。

背景技术

随着人类社会逐渐跨入5G时代，尤其是面对数量庞大的可移动终端，物联网和实时远程操作，现有的无线通信的可用频段已是非常拥挤。因此，拥有更大带宽的毫米波结合更高能效的波束控制转向技术的毫米波通信被提出和应用。作为5G通信的一个关键技术，波束成型及波束引导的毫米波通信将会极大的提高无线通信容量以满足日益增加的容量需求。这其中最为核心的技术就是用于波束成型和波束引导的毫米波相控阵天线系统。

在该系统中，通常要实现相位控制就需要精准、宽带的时延或移相。移相方案会带来宽带毫米波信号的波束偏差，因此采用时延方案便具有较高的技术优势。传统上的毫米波宽带时延都是借助电子集成技术在电域完成。随着频率上升到毫米波段，传统微电子集成技术面临损耗大和带宽小等技术挑战。因此借助于光子技术尤其是光子集成技术的光控-毫米波时延被提出以期为上述问题的解决带来全新的思路。

具体而言，在光控-毫米波时延系统中，首先利用电光调制器将毫米波信号调制到光载波上，然后光子时延线技术在光域产生时延，最后通过光电探测器再一次将信号转换成毫米波。此时的信号满足天线的相位要求。光时延线技术拥有更大的带宽和更低的损耗等固有的优势。光时延线及时延阵列广泛应用于光通信的编码与缓存，微波光子学中的信号产生、传输、处理和探测，如多频光振荡器，光A/D转换、宽带雷达信号处理等等。

目前光时延线技术最热门的研究在于光控相控阵天线，尤其是毫米波段的相控阵天线。其包括基于分立光学元件的时延线和基于集成光子技术的时延线。而后者的芯片级解决方案，因其更小的尺寸，更紧凑的系统集成以及更优化的系统性能正变得越来越重要。目前的集成光子时延线可分为离散可调和连续可调时延线。但时延线只有构成时延阵列才能真正用于光控-毫米波相控阵天线的控制。

目前传统的光时延阵列通常都是单端输入-单端输出，因此功能较为单一，很难满足多种应用需求。

发明内容

基于上述问题，本申请提供了一种集成光子时延阵列，以丰富集成光子时延阵列的功能，满足多样化的应用需求。

本申请实施例公开了如下技术方案：

本申请第一方面提供一种集成光子时延阵列，包括：第一臂和第二臂；其中，所述第一臂的第一端与所述第二臂的第一端分别连接在功率配置模块的两个输出端，所述第一臂的第二端与所述第二臂的第二端分别连接在输出配置模块的两个输入端；所述第一臂上还设置有时延配置模块和固定时延模块；所述功率配置模块的输入端作为整个所述集成光子时延阵列的输入端，所述输出配置模块的两个输出端作为整个所述集成光子时延阵列的两个输出端；

所述功率配置模块，用于按照配置的功率分配模式对一路输入的光信号进行功率分配，分配后的两路光信号分别沿所述第一臂和所述第二臂输出；

所述时延配置模块，用于配置多种时延模式；

所述固定时延模块，用于构建所述第一臂与所述第二臂的固定时延差；

所述输出配置模块，用于根据输出配置需求配置所述集成光子时延阵列的两个输出端的光信号，以实现正向时延或负向时延。

可选地，所述固定时延模块，包括：时延线。

可选地，所述时延配置模块，包括：第一环形谐振腔结构、第二环形谐振腔结构和第三环形谐振腔结构；

所述第一环形谐振腔结构与所述第二环形谐振腔结构级联；所述第二环形谐振腔结构与所述第三环形谐振腔结构耦合。

可选地，所述第一环形谐振腔结构、所述第二环形谐振腔结构和所述第三环形谐振腔结构均工作在波导模式；

所述第二臂的时延为T₀；所述固定时延模块提供的时延为T₁；所述第一环形谐振腔结构和第二环形谐振腔结构提供的时延均为T₂；所述第三环形谐振腔结构提供的时延为T₃；

所述时延配置模块，具体用于从五种时延模式中配置其中一种；

所述五种时延模式下所述集成光子时延阵列的两个输出端的正向时延组合分别为：

T₀：T₀+T₁，T₀：T₀+T₁+T₂，T₀：T₀+T₁+2T₂，T₀：T₀+T₁+T₂+T₃，T₀：T₀+T₁+2T₂+T₃；

所述五种时延模式下所述集成光子时延阵列的两个输出端的负向时延组合分别为：

T₀+T₁：T₀，T₀+T₁+T₂：T₀，T₀+T₁+2T₂：T₀，T₀+T₁+T₂+T₃：T₀，T₀+T₁+2T₂+T₃：T₀。

可选地，所述第三环形谐振腔结构的时延为所述第一环形谐振腔结构的时延的正整数倍。

可选地，所述第一环形谐振腔结构、所述第二环形谐振腔结构和所述第三环形谐振腔结构均工作在谐振腔模式；

所述第二臂的时延为T₀；所述固定时延模块提供的时延为T₁；所述第一环形谐振腔结构和所述第二环形谐振腔结构的腔长相同；所述第一环形谐振腔结构、所述第二环形谐振腔结构和所述第三环形谐振腔结构的相位分别独立可调。

可选地，所述功率分配模式具体为第一模式；

所述功率配置模块，具体用于按照所述第一模式对一路输入的光信号进行功率分配，以使所述第一臂的第二端与所述第二臂的第二端的输出功率平衡。

可选地，所述功率分配模式具体为第二模式；

所述功率配置模块，具体用于按照所述第二模式对一路输入的光信号进行功率分配，以使所述第一臂的第一端与所述第二臂的第一端的功率之比为a1：a2，进而使所述两个输出端的群时延特性不同；所述a1和所述a2相差预设倍数，所述预设倍数大于1。

可选地，当所述输出配置模块根据所述输出配置需求配置所述两个输出端的光信号，使得从正向时延对调为负向时延，或者从负向时延对调为正向时延，所述两个输出端的群时延特性对调。

本申请第二方面提供一种集成光子时延阵列，包括：父时延子阵列和子时延子阵列，所述父时延子阵列和所述子时延自阵列均包括一个输入端和两个输出端；

所述子时延子阵列与所述父时延子阵列级联，所述子时延子阵列的输入端连接所述父时延子阵列的一个输出端；

所述父时延子阵列为第一方面提供的集成光子时延阵列；

所述子时延子阵列为第一方面提供的集成光子时延阵列。

相较于现有技术，本申请具有以下有益效果：

本申请提供的集成光子时延阵列包括：第一臂和第二臂；其中，第一臂的第一端与第二臂的第一端分别连接在功率配置模块的两个输出端，第一臂的第二端与第二臂的第二端分别连接在输出配置模块的两个输入端；第一臂上还设置有时延配置模块和固定时延模块；功率配置模块的输入端作为整个集成光子时延阵列的输入端，输出配置模块的两个输出端作为整个集成光子时延阵列的两个输出端；功率配置模块，用于按照配置的功率分配模式对一路输入的光信号进行功率分配，分配后的两路光信号分别沿第一臂和第二臂输出；时延配置模块，用于配置多种时延模式；固定时延模块，用于构建第一臂与第二臂的固定时延差；输出配置模块，用于根据输出配置需求配置集成光子时延阵列的两个输出端的光信号，以实现正向时延或负向时延。

本申请提供的集成光子时延阵列包括两个输出端，有利于大规模阵列应用，相比于现有技术中单输出端口的光时延阵列具有更加紧凑的结构。由于时延配置模式可以配置多种时延模式，因此以一种结构可以支持多种不同的应用。此外，由于输出配置模块通过对调配置实现正向时延和负向时延的切换，降低了不同时延调整控制的复杂度。因此，本申请提供的集成光子时延阵列具有可重构的特点，一个基本单元便可满足多种应用要求，对多功能复杂应用环境具有重要应用价值，还可以用于相控阵雷达和光信号处理等领域。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种集成光子时延阵列的结构示意图；

图2为本申请实施例提供的另一种集成光子时延阵列的结构示意图；

图3为本申请实施例提供的又一种集成光子时延阵列的结构示意图；

图4为本申请实施例提供的单个环形谐振腔的逻辑结构的示意图；

图5为本申请实施例提供的环形谐振腔ORR-1～ORR-3的群时延响应示意图；

图6为本申请实施例提供的拓展了带宽的级联环形谐振腔的响应示意图；

图7为本申请实施例提供的一种简化后的集成光子时延阵列的结构示意图；

图8为本申请实施例提供的均等幅度两端口时延网络响应示意图；

图9为本申请实施例提供的不均等幅度两端口时延网络响应示意图；

图10为本申请实施例提供的一种多端口双向的集成光子时延阵列实现正向时延的示意图；

图11为本申请实施例提供的一种多端口双向的集成光子时延阵列实现负向时延的示意图。

具体实施方式

正如前文描述，目前传统的光时延阵列通常都是单端输入和单端输出，不但可重构性有限，并且功能单一，难以满足多种应用需求。基于此，本申请提供了一种集成光子时延阵列，以解决此问题。

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

参见图1，该图为本申请实施例提供的一种集成光子时延阵列的结构示意图。如图1所示，集成光子时延阵列100包括四个主要的模块：功率配置模块101、时延配置模块102、固定时延模块103和输出配置模块104。

其中，功率配置模块101包括一个输入端和两个输出端，该输入端作为集成光子时延阵列100的输入端，两个输出端连接集成光子时延阵列的两臂。即从功率配置模块101输出的两路信号分别沿着两臂传输。

在图1所示的集成光子时延阵列100的结构中，将上臂称为第一臂，将下臂称为第二臂。如图1中所示，第一臂的第一端和第二臂的第一端分别连接在功率配置模块101的两个输出端；第一臂的第二端和第二臂的第二端分别连接在输出配置模块104的两个输入端。输出配置模块104包括两个输入端和两个输出端，其两个输出端作为整个集成光子时延阵列100的两个输出端。

第一臂的第一端和第二端之间，设置有时延配置模块102和固定时延模块103。下面对功率配置模块101、时延配置模块102、固定时延模块103和输出配置模块104在该结构中的功能进行说明。

功率配置模块101，用于按照配置的功率分配模式对一路输入的光信号进行功率分配，分配后的两路光信号分别沿第一臂和第二臂输出。实际应用中，可以预设多种功率分配模式，功率配置模块101根据实际需求从预设的多种功率配置模式中择一进行配置。

时延配置模块102，用于配置多种时延模式。例如，预设了五种时延模式，时延配置模块102可以根据实际需求从中择一配置。可以理解的是，当对于时延的需求变化时，可以利用该时延配置模块102改变时延模式或时延数值。应用该时延配置模块102可以实现时延的离散可调或连续可调。

固定时延模块103，用于构建第一臂与所述第二臂的固定时延差。在一种可能的实现方式中，固定时延模块103可以包括时延线，利用该时延线构建出集成光子时延阵列100的双臂的固定时延差。

输出配置模块104，用于根据输出配置需求配置集成光子时延阵列100的两个输出端的光信号，以实现正向时延或负向时延。此处正向时延表示输出端P2相对输出端P1用正时延，即输出端P2比输出端P1慢。同理，负向时延表示输出端P2相对输出端P1用负时延，即输出端P2比输出端P1快。输出配置模块104可以利用功率分束器的临界状态，交换输出端P1和输出端P2的信号，从而实现正向时延到负向时延或负向时延到正向时延的转换。

通过以上实施例可知，本申请提供的集成光子时延阵列包括两个输出端，有利于大规模阵列应用，相比于现有技术中单输出端口的光时延阵列具有更加紧凑的结构。由于时延配置模式可以配置多种时延模式，因此以一种结构可以支持多种不同的应用。此外，由于输出配置模块通过对调配置实现正向时延和负向时延的切换，降低了不同时延调整控制的复杂度。因此，本申请提供的集成光子时延阵列具有可重构的特点，一个基本单元便可满足多种应用要求，对多功能复杂应用环境具有重要应用价值，还可以用于相控阵雷达和光信号处理等领域。

实施例二

本实施例在实施例一的基础上，进一步地介绍一种具有离散时延的集成光子时延阵列。参见图2，该图为本申请实施例提供的另一种集成光子时延阵列的结构示意图。

如图2所示，本实施例中可以直接使用波导作为时延线，不同的波导长度具有不同的时延。时延线构成集成光子时延阵列200的固定时延模块203。因此该集成光子时延阵列200拥有高的信号处理带宽。

首先，输入信号通过功率配置模块201的可调功率分束器将光功率分成两路信号，器功率比可以任意分配，边界分配则是光只选择从一个端口输出，另一个端口不输出。作为双端口时延阵列：应用中需要两个端口功率平衡，最好是能够平分功率，在输出配置模块204的两个输入端达到1:1的功率比。

第一臂的结构复杂度高于第二臂的结构复杂度，第一臂本身损耗要大于第二臂，同时不同时延对应的损耗也不相同。因此功率配置模块201通过调整自身两个输出端的功率比例m：n，可以弥补各种功率不平衡问题，使得时延阵列200更利于实际应用。该调整过程只需要调整功率配置模块201中的移相器即可完成。

本实施例时延配置模块202，包括：第一环形谐振腔结构u1、第二环形谐振腔结构u2和第三环形谐振腔结构u3，在本实施例中工作在波导模式。如图2中所示，第一环形谐振腔结构u1与第二环形谐振腔结构u2级联；第二环形谐振腔结构u2与第三环形谐振腔u3结构耦合。

固定时延模块203提供的两臂固定时延差为T₁；第一环形谐振腔u1和第二环形谐振腔u2的时延均为T₂；第三环形谐振腔结构提供的时延为T₃；所述第二臂的时延为T₀。实际应用中，可以通过设置上述环形谐振腔u1～u3的功率分束器来选择是否经过该环形谐振腔，即，是否增加相应的时延。

时延配置模块202，具体用于从五种时延模式中配置其中一种；

所述五种时延模式下所述集成光子时延阵列200的两个输出端P1和P2的正向时延组合分别为：

T₀：T₀+T₁，T₀：T₀+T₁+T₂，T₀：T₀+T₁+2T₂，T₀：T₀+T₁+T₂+T₃，T₀：T₀+T₁+2T₂+T₃。

其中，T₀+T₁表示光信号在上臂仅经过固定时延模块203；

T₀+T₁+T₂表示光信号在上臂经过固定时延模块203和第一环形谐振腔u1；

T₀+T₁+2T₂表示光信号在上臂经过固定时延模块203、第一环形谐振腔u1和第二环形谐振腔u2；

T₀+T₁+T₂+T₃表示光信号在上臂经过固定时延模块203、第一环形谐振腔u1和第三环形谐振腔u3；

T₀+T₁+2T₂+T₃表示光信号在上臂经过固定时延模块203和环形谐振腔u1～u3。

当输出配置模块204将两个输出端P1和P2的信号交换，则又可以获得负向时延组合。上述的五种时延模式下所述集成光子时延阵列200的两个输出端P1和P2的负向时延组合分别为：

T₀+T₁：T₀，T₀+T₁+T₂：T₀，T₀+T₁+2T₂：T₀，T₀+T₁+T₂+T₃：T₀，T₀+T₁+2T₂+T₃：T₀。

因此，在图2所示的集成光子时延阵列200的时延组合(时延模式)的数量为10个。更多的时延模式则可以通过增加更多的环形谐振腔来获得，但同时集成光子时延阵列的结构也会更复杂，损耗更高。本例中所述时延量T₀，T₁，T₂，T₃均可以根据实际应用需求进行相应的调整。本实施例中，要求第三环形谐振腔u3的时延为第一环形谐振腔u1的正整数倍。例如，可以设置T₂＝T₁，T₃＝2T₁等。时延与腔长对应。

实施例三

本实施例在实施例一的基础上，进一步地介绍一种具有连续可调时延的集成光子时延阵列。参见图3，该图为本申请实施例提供的又一种集成光子时延阵列的结构示意图。

如图3所示，本实施例中在固定时延模块303采用波导作为时延线来提供集成光子时延阵列300的两臂的固定时延差。

本实施例时延配置模块302，包括：第一环形谐振腔结构ORR-1、第二环形谐振腔结构ORR-2和第三环形谐振腔结构ORR-3，在本实施例中工作在谐振腔模式。如图3中所示，第一环形谐振腔结构ORR-1与第二环形谐振腔结构ORR-2级联；第二环形谐振腔结构ORR-2与第三环形谐振腔ORR-3结构耦合。环形谐振腔ORR-1～ORR-3在本实施中均工作在谐振腔模式，各自体现群时延特性，时延是连续可调的。

第二臂的时延为T₀；所述固定时延模块提供的时延为T₁。所述第一环形谐振腔结构ORR-1和第二环形谐振腔结构ORR-2的腔长相同，均为R1；第三环形谐振腔结构ORR-3的腔长为R3。作为示例，R3＝2R1。此时第三环形谐振腔结构ORR-3形成的离散时延T3等于T1的2倍。所述第一环形谐振腔结构ORR-1、所述第二环形谐振腔结构ORR-2和所述第三环形谐振腔结构ORR-3各自的相位φ1、φ2和φ3分别独立可调。相位φ1、φ2和φ3由环形谐振腔中的移相器引入。环形谐振腔结构的相位改变时，环形谐振腔结构的频率发生相应的平移。例如，通过分别调节φ1和φ2可以使ORR-1和ORR-2该两个级联的环形谐振腔结构的频谱响应靠近，从而ORR-1和ORR-2总的频谱响应就是二者各自频谱响应之和，使得带宽增加。

参见图4，该图为单个环形谐振腔的逻辑结构。单个环形谐振腔的传输函数可以表示为：

公式(1)中，k是波导向环形腔的功率耦合比率，T是环形腔的周期，φ是环形腔内引入的相位变化。单个环形谐振腔的群时延响应可以表示为：

公式(2)中，是环形腔的相位项，arctan()是反正切函数，Im和Re分别为取相位相应的虚部和实部。

在图3所示的集成光子时延阵列300的结构中，环形谐振腔ORR-1～ORR-3的群时延响应示意图5所示。

环形谐振腔的群时延响应只有在谐振频率处才有较大的时延，随着波长远离谐振频率，其时延迅速减小，因此作为可调时延线，基于工作在谐振腔模式的环形谐振腔的集成光子时延阵列300的带宽较小。时延大小可以通过调节环形谐振腔ORR-1～ORR-3的参数实现可调。谐振频率会随着φ的变化而改变；级联的环形谐振腔，时延直接叠加。

图3所示的集成光子时延阵列300中，首先输入信号通过功率配置模块301的可调功率分束器将光功率分成两路信号，器功率比可以任意分配。作为双端口的时延阵列：应用中需要两个端口功率平衡，最好是能够平分功率，如输出配置模块304的两个输入端的功率比1:1。考虑到第一臂通路复杂的环形谐振腔结构带来的损耗，因此功率配置模块301通过调整自身输出端的功率比m：n的来弥补功率不平衡问题，使得时延阵列更利于实际应用。该调整过程只需要调整功率配置模块301中的移相器即可完成。

从功率配置模块301的两个输出端输出的两路信号，一路直接经过第二臂的波导送入输出配置模块304，另一路则沿第一臂进入环形谐振腔。由于环形谐振腔具有频率周期性窄带的带阻滤波器响应，其中主要利用带阻区间的可调的群时延响应来实现不同时延，同时伴随着信号幅度波动，通常滤波强度越强时延越大。

在实际的毫米波移相应用中，时延往往是皮秒量级，因此功率波动都在可接受的范围之内(一般几个dB的波动)。但由于其窄带响应，因此使用级联的ORR设计以增加带宽。通常两级ORR(ORR-1和ORR-2)具有相同的腔长也即相同的频率周期，但通过调整其各自的相位φ1和φ2使得ORR-1和ORR-2的群时延响应在频谱上略有不同，根据两级ORR的合成响应，最终的群时延拥有更大的带宽。如图6所示，该图为拓展了带宽的级联环形谐振腔的响应示意图。

本实施例中的ORR-3可以配合ORR-1和ORR-2实现更多的复杂应用。将ORR-3配置成不同的周期响应，从而达到使用不同波长实现不同时延的效果。甚至可以独立分别单独配置ORR-1，ORR-2和ORR-3，使其群时延在频谱上独立区分开来，实现更灵活的波长选择型时延线等等。

本实施例中输出配置模块304的实现方式与实施例二中输出配置模块204的实现方式一致，此处不再赘述。

实施例四

本实施例在实施例一的基础上，进一步地介绍一种基于时延干涉仪的时延连续可调且具有较大带宽的集成光子时延阵列。该集成光子时延阵列的结构与图2所示的集成光子时延阵列200的结构一致。本实施例与实施例二的集成光子时延阵列的实现方式区别主要在于功率配置模块。

首先，对实施例四提供的集成光子时延阵列的结构进行简化，以便于理解整个结构的各个组成部分在信号传输过程的作用。参见图7，该图为一种简化后的集成光子时延阵列的结构示意图。

如图7所示，首先输入信号通过可调的功率配置模块(以T_C1表示)将光功率分成两路信号，器功率比可以任意分配。之后，信号相当于经过一个时延干涉单元T_Δt，在本实施例中上下两臂的功率相差较大(通常相差5-10倍)。一路信号直接进入输出配置模块(以T_C2，T_φ和T_C3共同表示)的一个输入端。另一路信号则会经过更长的波导经历Δt的时延之后送入输出配置模块的另外一个输入端。

输出配置模块包含三个单元T_C2，T_φ，T_C3。区别于前述实施例中的输出配置模块，本实施例中，输出配置模块的每一个输入端的功率都会以一定的分配比同时进入两个输出端Out-1和Out2。整个结构的传输矩阵表示为：

其中，T_c1可以表示为：

将公式(4)的矩阵表达代入到公式(3)中，公式(3)的矩阵表达可以简化为：

公式(3)和公式(5)中，f表示频率。

当a1＝a2＝1/(2^1/2)时，输出配置模块的两个输出端的时延强度响应和相位响应如图8所示。图8中，度数数值代表相位。可以看出，输出配置模块的两个输出端的时延差(相位响应的斜率之差)虽然可以调节，但是两个输出端一个是宽带一个是窄带(Ch2是宽带的，Ch1是窄带的)。因此，并不满足双端口应用需求。

当调整a1：a2＝1：3时，输出配置模块的两个输出端的时延强度响应和相位相应如图9所示。图9中，度数数值代表相位。

此时，集成光子时延阵列的两个输出段的带宽都为宽带响应。通过不均等的功率设置，使得Out-1几乎没有干涉(幅度平缓)，Out-2为强干涉的宽带响应区间。以此保证了双端口的宽带特性。

对图7所示阵列的每一个输出端而言，都是由两路不同时延的信号合并而成，因此是一个典型的时延干涉仪的响应(周期的频谱响应，窄带的带阻响应和宽带的带通响应)。本设计则利用宽带的带通响应区间的群时延可调特性实现时延可调。根据时延干涉仪的原理，干涉强度越深则时延越大，因此通过调整功率配置模块的功率分配比例就可实现时延调整。应用中需要调整两个端口的时延差。本设计巧妙地利用不均衡功率分配从而实现了单一因子既实现时延调节又实现双向调节的宽带时延阵列。

通过适当设置a1：a2的比例，使得两个输出端的干涉强度具有明显差异，也即一个端口拥有较强干涉(两个信号功率相差较小)，当微调功率分配比例群时延变化较快。而另一个输出端因为两个信号功率相差很大(例如相差10倍)则几乎没有干涉，总是以一路信号为主，因此群时延变化非常有限。两个输出端的群时延体现为一个变化较快另一个则变化缓慢，因此时延差在一定范围内实现连续可调。当输出端功率分束器的两个端口的分光比对调(从a1：a2到a2：a1)则两个输出端的群时延特性也随之对调，两端口的时延差也完成了由正到负或者由负到正的转换。

在图7中简化的时延干涉单元T_Δt实际可以由图2所示的具有T₀，T₁，T₂，T₃的固定时延的组成部分组合而成。即在本申请实施例中，对于实现正向时延，也可以形成前述的5种时延模式：T₀：T₀+T₁，T₀：T₀+T₁+T₂，T₀：T₀+T₁+2T₂，T₀：T₀+T₁+T₂+T₃，T₀：T₀+T₁+2T₂+T₃。

根据时延干涉仪原理，当两个信号的时延差变大，则其频率周期减小，可调时延线的带宽也随之减小，但可调时延的灵敏度增加。因此当上臂信号与下臂信号相比只经过T₁时延差时，时延阵列有最大带宽，但灵敏度较低。因此本设计支持带宽(时延灵敏度)可调，共计五种带宽(灵敏度)可选。

在本申请实施例中，输出配置模块可以是实现两个输出端的信号对调。例如在对调之前，波阵面向左(比如45°)；对调之后，波阵面向右(比如135°)。因此通过配置输出端的信号，可以将双向时延的波阵面覆盖整个前向空间范围。

需要说明的是，以上实施例二至实施例四提供的集成光子时延阵列可以通过一套硬件实现，也可以通过不同的硬件实现。当实施例二至实施例四提供的集成光子时延阵列通过一套硬件实现时，该集成光子时延阵列支持多种应用变种，包括：离散可调时延、连续可调时延、基于时延干涉仪的宽带宽连续可调时延。通过同一套硬件实现实施例二至实施例四时，环形谐振腔结构ORR-3和ORR-2的腔长可以不一致。例如，R3＝2R1。

实施例五

基于前述实施例提供的集成光子时延阵列，这些集成光子时延阵列还可以拓展为更大结构的阵列。前述的1x2(即一个输入端两个输出端)时延阵列可作为本申请实施例中的基本时延阵列单元，由此可进一步组合而成更大尺寸的时延阵列。并且很容易实现阵列的正负时延配置，只需要将每一个基本单元都交换正负时延。这种级联型的时延阵列具有时延累积效果，可以降低对后面时延单元调整范围的要求，越靠近输出端所需要的时延调整范围越小，这样就降低了硬件的实现难度。其双向的时延特性，则可以将现有的调整范围直接加倍，即利用同样一个调整单元可以增加一倍的时延调整范围。

为便于理解本实施例中集成光子时延阵列的结构，可参见图10。图10示意一种多端口双向的集成光子时延阵列1000。其包括父时延子阵列1001和子时延子阵列1002，所述父时延子阵列1001和所述子时延自阵列1002均包括一个输入端和两个输出端；所述子时延子阵列1002与所述父时延子阵列1001级联，所述子时延子阵列1002的输入端连接所述父时延子阵列1001的一个输出端。

其中，所述父时延子阵列1001和子时延子阵列均可为前述任一实施例描述的集成光子时延阵列。可以理解的是，图10所示的子时延子阵列也可以作为父时延子阵列存在。本实施例中，对父时延子阵列1001和子时延子阵列1002的数量级均不进行限定。

如图10中所示的每个时延子阵列1001或1002的输出端显示的数值为该端口的时延。图10所示的各个时延子阵列的输出端处显示的数值表示该集成光子时延阵列1000作为正向时延阵列，实现正向时延。当图10所示的各个时延子阵列1001及1002的输出端的两路信号都交换后，集成光子时延阵列1000作为负向时延阵列，实现负向时延。如图11所示，相比于图10，该集成光子时延阵列1000的每个时延子阵列1001和1002的两个输出端的时延发生对调。

综上，以下简述本申请实施例的创新：

(1)本申请实现了更多端口(双端口)的基本时延单元，不再是一进一出的时延线作为基本时延单元；更利于大规模阵列应用，实现更紧凑的结构；

(2)本申请实现了多功能可重构的时延阵列，集多种功能于单一结构之上。从而实现一种结构支持不同应用。

(3)本申请提出了基于空间调整的双向时延，可以降低不同时延间调整控制的复杂度，用更容易的方式对调时延阵列之间的相对时延(正时延被映射到负时延或相反)。同时利用相同的调节原件，增加了连续时延的调整范围(加倍)和离散时延的数量(加倍)；

(4)本申请首次提出了基于时延干涉仪结构的双端口，双向时延阵列。与传统可调时延阵列相比，成本更低，带宽宽并连续可调。巧妙地利用功率不平衡的设置，实现了单一调节元素既实现时延调节又实现正负时延转换。将传统的阵列的单向时延映射到器对应的相反方向(正向到负向或者相反)可以将同样的时延调整结构的调节范围加倍，拥有更大的调节自由度。

以上所述，仅为本申请的一种具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应该以权利要求的保护范围为准。