阅读说明：本技术 一种延长电路输出保持时间的方法、系统及串联谐振设备 (Method and system for prolonging output holding time of circuit and series resonance equipment ) 是由 郑洲廷 于 2020-04-23 设计创作，主要内容包括：本发明公开了一种延长电路输出保持时间的方法、系统及串联谐振设备。考虑到串联谐振电路的电压增益值和激磁电感与谐振电感的比例有关,具体是激磁电感与谐振电感的比例越小,电压增益值越高,所以串联谐振电路设置为激磁电感与谐振电感的比例可调的电路结构,且在电路处于工作状态时,调整激磁电感与谐振电感的比例大于第一比例阈值,此时电路功率损耗较小,可满足低功率损耗要求；在电路进入关机状态时,调整激磁电感与谐振电感的比例小于第二比例阈值,此时电压增益值较高,可延长电路的输出电压保持时间,以使电路满足关机保持时间要求。可见,本申请可兼顾电路高效率问题及高保持时间问题,从而提升了电路的供电性能。(The invention discloses a method and a system for prolonging circuit output holding time and series resonance equipment. Considering that the voltage gain value of the series resonant circuit is related to the ratio of the excitation inductor to the resonant inductor, specifically, the smaller the ratio of the excitation inductor to the resonant inductor is, the higher the voltage gain value is, so that the series resonant circuit is set to be a circuit structure with adjustable ratio of the excitation inductor to the resonant inductor, and when the circuit is in a working state, the ratio of the excitation inductor to the resonant inductor is adjusted to be larger than a first ratio threshold value, and at the moment, the power loss of the circuit is smaller, and the requirement of low power loss can be met; when the circuit enters a shutdown state, the ratio of the excitation inductor to the resonance inductor is adjusted to be smaller than a second ratio threshold, and at the moment, the voltage gain value is higher, so that the output voltage holding time of the circuit can be prolonged, and the circuit meets the shutdown holding time requirement. Therefore, the problem of high efficiency and high retention time of the circuit can be considered, and the power supply performance of the circuit is improved.)

一种延长电路输出保持时间的方法、系统及串联谐振设备

技术领域

本发明涉及串联谐振领域，特别是涉及一种延长电路输出保持时间的方法、系统及串联谐振设备。

背景技术

目前，为负载提供电能的电路架构有很多，比如，如图1所示的HB-SRC(半桥串联谐振)电路架构，其中，HB-SRC电路利用交互导通的功率晶体SW1、SW2，将输入电源Vin的电能经由谐振槽与变压器T1传送至输出负载端Vo。基于HB-SRC电路的电压增益频率响应情况可知，HB-SRC电路工作在LLC谐振模式时，电压增益大于1(电压增益值与电路操作频率有关)，但电压增益越高，激磁电感Lm的电流I_Lm也会越大，电路功率损耗也就越大。现有技术中，通常为了保证串联谐振电路的高效率，会限制其电压增益的大小，以避免内耗循环电流过大造成功率损耗，但此方式会导致电路在关机时自身输出电压的保持时间较短，即在解决串联谐振电路的高效率问题时难以兼顾电路输出电压的高保持时间问题，从而影响电路的供电性能。

因此，如何提供一种解决上述技术问题的方案是本领域的技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种延长电路输出保持时间的方法、系统及串联谐振设备，可兼顾电路高效率问题及高保持时间问题，从而提升了电路的供电性能。

为解决上述技术问题，本发明提供了一种延长电路输出保持时间的方法，应用于激磁电感与谐振电感的比例可调的串联谐振电路，包括：

判断所述串联谐振电路是否进入关机状态；

若否，则调整所述激磁电感与谐振电感的比例大于预设第一比例阈值，以使所述串联谐振电路的功率损耗满足预设低功率损耗要求；

若是，则调整所述激磁电感与谐振电感的比例小于预设第二比例阈值，以使所述串联谐振电路的输出电压保持时间满足预设关机保持时间要求；其中，预设第一比例阈值≥预设第二比例阈值。

优选地，判断所述串联谐振电路是否进入关机状态的过程，包括：

检测所述串联谐振电路的AC输入电源是否Loss；

若是，则确定所述串联谐振电路进入关机状态；

若否，则确定所述串联谐振电路未进入关机状态。

优选地，所述串联谐振电路具体为谐振电感的电感值可调的串联谐振电路；

相应的，调整所述激磁电感与谐振电感的比例的过程，包括：

通过调整所述谐振电感的电感值来调整所述激磁电感与谐振电感的比例。

优选地，所述谐振电感包括主电感和与所述主电感串联、与可控开关并联的辅助电感；

相应的，调整所述激磁电感与谐振电感的比例大于预设第一比例阈值的过程，包括：

控制所述可控开关导通，以调整所述激磁电感与谐振电感的比例大于预设第一比例阈值。

调整所述激磁电感与谐振电感的比例小于预设第二比例阈值的过程，包括：

控制所述可控开关断开，以调整所述激磁电感与谐振电感的比例小于预设第二比例阈值。

优选地，所述可控开关具体为功率晶体或继电器。

优选地，调整所述激磁电感与谐振电感的比例大于预设第一比例阈值的过程，包括：

调整所述激磁电感与谐振电感的比例大于预设第一比例阈值且小于预设第三比例阈值，以使所述串联谐振电路工作在LLC谐振模式时处于零电压切换状态；其中，预设第三比例阈值＞预设第一比例阈值。

为解决上述技术问题，本发明还提供了一种延长电路输出保持时间的系统，应用于激磁电感与谐振电感的比例可调的串联谐振电路，包括：

判断模块，用于判断所述串联谐振电路是否进入关机状态；若否，则执行低功率调整模块；若是，则执行高保持时间调整模块；

低功率调整模块，用于调整所述激磁电感与谐振电感的比例大于预设第一比例阈值，以使所述串联谐振电路的功率损耗满足预设低功率损耗要求；

高保持时间调整模块，用于调整所述激磁电感与谐振电感的比例小于预设第二比例阈值，以使所述串联谐振电路的输出电压保持时间满足预设关机保持时间要求；其中，预设第一比例阈值≥预设第二比例阈值。

优选地，所述串联谐振电路具体为谐振电感的电感值可调的串联谐振电路；

相应的，所述低功率调整模块和所述高保持时间调整模块均具体用于通过调整所述谐振电感的电感值来调整所述激磁电感与谐振电感的比例。

优选地，所述谐振电感包括主电感和与所述主电感串联、与可控开关并联的辅助电感；

相应的，所述低功率调整模块具体用于控制所述可控开关导通，以调整所述激磁电感与谐振电感的比例大于预设第一比例阈值。

所述高保持时间调整模块具体用于控制所述可控开关断开，以调整所述激磁电感与谐振电感的比例小于预设第二比例阈值。

为解决上述技术问题，本发明还提供了一种串联谐振设备，包括：

激磁电感与谐振电感的比例可调的串联谐振电路；

与所述串联谐振电路连接的控制电路，用于在工作时实现上述任一种延长电路输出保持时间的方法的步骤。

本发明提供了一种延长电路输出保持时间的方法，应用于串联谐振电路。考虑到串联谐振电路的电压增益值和激磁电感与谐振电感的比例有关，具体是激磁电感与谐振电感的比例越小，电压增益值越高，所以本申请的串联谐振电路设置为激磁电感与谐振电感的比例可调的电路结构，且本申请在串联谐振电路处于工作状态时，调整激磁电感与谐振电感的比例大于预设第一比例阈值，此时电路功率损耗较小，可满足预设低功率损耗要求；在串联谐振电路进入关机状态时，调整激磁电感与谐振电感的比例小于预设第二比例阈值(≤预设第一比例阈值)，此时电压增益值较高，可延长电路的输出电压保持时间，以使电路满足预设关机保持时间要求。可见，本申请可兼顾电路高效率问题及高保持时间问题，从而提升了电路的供电性能。

本发明还提供了一种延长电路输出保持时间的系统及串联谐振设备，与上述延长方法具有相同的有益效果。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的一种HB-SRC电路架构图；

图2为本发明实施例提供的一种延长电路输出保持时间的方法的流程图；

图3为本发明实施例提供的一种HB-SRC电路的电压增益频率响应曲线图；

图4为本发明实施例提供的一种HB-SRC电路操作在SRC谐振模式时电路的动作时序图；

图5为本发明实施例提供的一种HB-SRC电路操作在LLC谐振模式时电路的动作时序图；

图6为本发明实施例提供的一种HB-SRC电路操作在LLC谐振模式时K＝1的峰值增益示意图；

图7为本发明实施例提供的一种HB-SRC电路操作在LLC谐振模式时K＝8的峰值增益示意图；

图8为本发明实施例提供的一种延长电路输出保持时间的系统的结构示意图。

具体实施方式

本发明的核心是提供一种延长电路输出保持时间的方法、系统及串联谐振设备，可兼顾电路高效率问题及高保持时间问题，从而提升了电路的供电性能。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参照图2，图2为本发明实施例提供的一种延长电路输出保持时间的方法的流程图。

该延长电路输出保持时间的方法应用于激磁电感与谐振电感的比例可调的串联谐振电路，包括：

步骤S1：判断串联谐振电路是否进入关机状态；若否，则执行步骤S2；若是，则执行步骤S3。

步骤S2：调整激磁电感与谐振电感的比例大于预设第一比例阈值，以使串联谐振电路的功率损耗满足预设低功率损耗要求。

步骤S3：调整激磁电感与谐振电感的比例小于预设第二比例阈值，以使串联谐振电路的输出电压保持时间满足预设关机保持时间要求。

需要说明的是，本申请的预设是提前设置好的，只需要设置一次，除非根据实际情况需要修改，否则不需要重新设置。其中，预设第一比例阈值≥预设第二比例阈值。

具体地，首先对串联谐振电路(如HB-SRC电路)进行工作分析：HB-SRC电路的电压增益频率响应曲线如图3所示，当电路操作在Region-3区间时，谐振槽呈现电容性，电流超前电压，上下桥功率晶体SW1、SW2有零电流截止的特性，适合低电压高电流输入的架构；当电路操作在Region-1、Region-2区间时，谐振槽呈现电感性，电压超前电流，上下桥功率晶体SW1、SW2有零电压切换的特性，适合高电压低电流输入的架构。为了便于区分Region-1和Region-2工作区域，当电路操作在Region-1区间时，称电路工作在SRC(Series ResonantConverter，串联谐振变换器)谐振模式；当电路操作在Region-2区间时，称电路工作在LLC谐振模式。

当电路操作在SRC谐振模式时，谐振槽由谐振电感Lr、谐振电容Cr及输出反射负载所组成，第一谐振频率Fr由谐振电感Lr与谐振电容Cr决定。当工作频率发生改变时，谐振槽的等效阻抗也随之改变，输出负载与谐振槽为串联，则输出电压与输入电压为分压关系，因此若变压器T1的匝数比为1:1:1，则电路的电压增益必定小于等于1。当工作频率等于谐振频率Fr时，谐振电感Lr和谐振电容Cr的阻抗互相抵销，谐振槽的等效阻抗等于零，则输入电压全部跨在输出负载上，此时电路的电压增益为1，因此当电路操作在SRC谐振模式时，电路的最大电压增益是发生在工作频率等于谐振频率Fr时。还需说明的是，当电路操作在SRC谐振模式时，变压器T1上的激磁电感Lm不参与谐振，上下桥功率晶体SW1、SW2零电压切换条件与输出负载电流有关，电路的动作时序图如图4所示(V_GS1为功率晶体SW1的驱动信号；V_GS2为功率晶体SW2的驱动信号，I_Lr为谐振电感Lr的电流)。

当电路操作在LLC谐振模式时，谐振槽由谐振电感Lr、谐振电容Cr、激磁电感Lm及输出反射负载所组成，在此区间内激磁电感Lm会加入谐振，激磁电感Lm合并谐振电感Lr产生第二谐振频率Fm。当工作频率进入Region-2区间时，谐振电感Lr的电流振荡至与激磁电感Lm的电流相同时，谐振槽会加入激磁电感Lm产生新的谐振频率，此时谐振组件包括了谐振电感Lr、谐振电容Cr与激磁电感Lm三个组件。如图5所示，进入T2～T4区间后，谐振电感Lr的电流会被激磁电感Lm上的电流所取代。且如图3所示，电路工作在Region-2区间与工作在Region-1区间最大的不同在于电路的电压增益大于1。在此区间内，上下桥功率晶体SW1、SW2零电压切换条件与激磁电感电流I_Lm相关，而和输出负载电流无关，也就是激磁电感Lm上的电流足够大即可造成零电压切换。

可见，电路工作在Region-2区间时，电路的电压增益大于1，但电压增益越高，激磁电感Lm的电流I_Lm也会越大，电路功率损耗也就越大。现有技术中，通常为了保证串联谐振电路的高效率，会限制其电压增益的大小，以避免内耗循环电流过大造成功率损耗，但此方式会导致电路在关机时自身输出电压的保持时间较短，从而影响电路的供电性能。

基于此，考虑到串联谐振电路的电压增益值和激磁电感Lm与谐振电感Lr的比例有关，设K＝Lm/Lr，如图6和图7所示，若K值越小，电压增益越高，所以本申请采用的技术手段为：将串联谐振电路设置为激磁电感Lm与谐振电感Lr的比例可调的电路结构，且在串联谐振电路处于工作状态时，调整激磁电感Lm与谐振电感Lr的比例大于预设第一比例阈值，即K值取较大值，则激磁电感Lm的电流I_Lm较小，电路功率损耗也就较低，可满足预设低功率损耗要求；在串联谐振电路进入关机状态时，调整激磁电感Lm与谐振电感Lr的比例小于预设第二比例阈值，即K值取较小值，则电压增益值增大，可以稳定住电路的输出电压，从而延长电路的输出电压保持时间，以使电路满足预设关机保持时间要求。需要说明的是，虽然电压增益值较高时功率损耗也较大，但电路已进入关机状态，并不影响电路正常工作时特性。

本发明提供了一种延长电路输出保持时间的方法，应用于串联谐振电路。考虑到串联谐振电路的电压增益值和激磁电感与谐振电感的比例有关，具体是激磁电感与谐振电感的比例越小，电压增益值越高，所以本申请的串联谐振电路设置为激磁电感与谐振电感的比例可调的电路结构，且本申请在串联谐振电路处于工作状态时，调整激磁电感与谐振电感的比例大于预设第一比例阈值，此时电路功率损耗较小，可满足预设低功率损耗要求；在串联谐振电路进入关机状态时，调整激磁电感与谐振电感的比例小于预设第二比例阈值(≤预设第一比例阈值)，此时电压增益值较高，可延长电路的输出电压保持时间，以使电路满足预设关机保持时间要求。可见，本申请可兼顾电路高效率问题及高保持时间问题，从而提升了电路的供电性能。

在上述实施例的基础上：

作为一种可选的实施例，判断串联谐振电路是否进入关机状态的过程，包括：

检测串联谐振电路的AC输入电源是否Loss；

若是，则确定串联谐振电路进入关机状态；

若否，则确定串联谐振电路未进入关机状态。

具体地，考虑到串联谐振电路由工作状态进入关机状态时，串联谐振电路的AC(交流)输入电源Loss(消失)，所以本申请通过侦测串联谐振电路的AC输入电源来判定串联谐振电路是否进入关机状态，具体是在侦测到串联谐振电路的AC输入电源Loss时，确定串联谐振电路进入关机状态；在侦测到串联谐振电路的AC输入电源存在时，确定串联谐振电路未进入关机状态，即串联谐振电路处于工作状态。

作为一种可选的实施例，串联谐振电路具体为谐振电感的电感值可调的串联谐振电路；

相应的，调整激磁电感与谐振电感的比例的过程，包括：

通过调整谐振电感的电感值来调整激磁电感与谐振电感的比例。

具体地，改变激磁电感Lm与谐振电感Lr的比例有三种方式：1)只改变激磁电感Lm的电感值；2)只改变谐振电感Lr的电感值；3)同时改变激磁电感Lm的电感值和谐振电感Lr的电感值。本申请采用第二种只改变谐振电感Lr的电感值的方式改变激磁电感Lm与谐振电感Lr的比例，即本申请的串联谐振电路具体设计为谐振电感Lr的电感值可调的电路架构，以通过调整谐振电感Lr的电感值来调整激磁电感Lm与谐振电感Lr的比例。

作为一种可选的实施例，谐振电感包括主电感和与主电感串联、与可控开关并联的辅助电感；

相应的，调整激磁电感与谐振电感的比例大于预设第一比例阈值的过程，包括：

控制可控开关导通，以调整激磁电感与谐振电感的比例大于预设第一比例阈值。

调整激磁电感与谐振电感的比例小于预设第二比例阈值的过程，包括：

控制可控开关断开，以调整激磁电感与谐振电感的比例小于预设第二比例阈值。

具体地，谐振电感Lr的电感值可调的电路架构具体为：谐振电感Lr包括主电感Lr1和与主电感Lr1串联的辅助电感Lr2，在辅助电感Lr2上并联一可控开关。在串联谐振电路处于工作状态时，控制可控开关导通，此时串联谐振电路的谐振电感Lr的电感值＝主电感Lr1的电感值，即串联谐振电路的谐振电感值取较小值，而对于激磁电感Lm与谐振电感Lr的比例K来说，K取较大值，具体是K值大于预设第一比例阈值，则激磁电感Lm的电流I_Lm较小，电路功率损耗也就较低，可满足预设低功率损耗要求；在串联谐振电路进入关机状态时，控制可控开关断开，此时串联谐振电路的谐振电感Lr的电感值＝主电感Lr1的电感值+辅助电感Lr2的电感值，即串联谐振电路的谐振电感值取较大值，而对于激磁电感Lm与谐振电感Lr的比例K来说，K取较小值，具体是K小于预设第二比例阈值，则电压增益值增大，可以延长电路的输出电压保持时间，以使电路满足预设关机保持时间要求。

作为一种可选的实施例，可控开关具体为功率晶体或继电器。

具体地，本申请的可控开关可选用功率晶体，也可以选用继电器等可控的开关器件，本申请在此不做特别地限定。

作为一种可选的实施例，调整激磁电感与谐振电感的比例大于预设第一比例阈值的过程，包括：

调整激磁电感与谐振电感的比例大于预设第一比例阈值且小于预设第三比例阈值，以使串联谐振电路工作在LLC谐振模式时处于零电压切换状态；其中，预设第三比例阈值＞预设第一比例阈值。

具体地，考虑到串联谐振电路工作在LLC谐振模式时，其内功率晶体零电压切换条件与激磁电感电流I_Lm相关，在激磁电感Lm上的电流足够大时即可实现功率晶体零电压切换；而激磁电感Lm与谐振电感Lr的比例K取较小值时激磁电感Lm上的电流较大，所以本申请在调整激磁电感Lm与谐振电感Lr的比例K大于预设第一比例阈值时，还应满足激磁电感Lm与谐振电感Lr的比例K小于预设第三比例阈值，以保证激磁电感Lm上的电流足够使串联谐振电路工作在LLC谐振模式时其内功率晶体实现零电压切换，即既满足预设低功率损耗要求，又满足电路工作在LLC谐振模式时的零电压切换要求。

请参照图8，图8为本发明实施例提供的一种延长电路输出保持时间的系统的结构示意图。

该延长电路输出保持时间的系统应用于激磁电感与谐振电感的比例可调的串联谐振电路，包括：

判断模块1，用于判断串联谐振电路是否进入关机状态；若否，则执行低功率调整模块2；若是，则执行高保持时间调整模块3；

低功率调整模块2，用于调整激磁电感与谐振电感的比例大于预设第一比例阈值，以使串联谐振电路的功率损耗满足预设低功率损耗要求；

高保持时间调整模块3，用于调整激磁电感与谐振电感的比例小于预设第二比例阈值，以使串联谐振电路的输出电压保持时间满足预设关机保持时间要求；其中，预设第一比例阈值≥预设第二比例阈值。

作为一种可选的实施例，串联谐振电路具体为谐振电感的电感值可调的串联谐振电路；

相应的，低功率调整模块2和高保持时间调整模块3均具体用于通过调整谐振电感的电感值来调整激磁电感与谐振电感的比例。

作为一种可选的实施例，谐振电感包括主电感和与主电感串联、与可控开关并联的辅助电感；

相应的，低功率调整模块2具体用于控制可控开关导通，以调整激磁电感与谐振电感的比例大于预设第一比例阈值。

高保持时间调整模块3具体用于控制可控开关断开，以调整激磁电感与谐振电感的比例小于预设第二比例阈值。

本申请提供的系统的介绍请参考上述方法的实施例，本申请在此不再赘述。

本申请还提供了一种串联谐振设备，包括：

激磁电感与谐振电感的比例可调的串联谐振电路；

与串联谐振电路连接的控制电路，用于在工作时实现上述任一种延长电路输出保持时间的方法的步骤。

本申请提供的串联谐振设备的介绍请参考上述方法的实施例，本申请在此不再赘述。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。