阅读说明：本技术 一种可编程高精度动态驱动GaN的电路及其应用 (Programmable high-precision dynamic GaN driving circuit and application thereof ) 是由 童乔凌 曾婉华 张毅 严金程 于 2020-03-19 设计创作，主要内容包括：本发明属于功率半导体器件开关领域,具体涉及一种可编程高精度动态驱动GaN的电路及其应用,电路包括可编程数字模块、时钟产生模块和驱动模块；可编程数字模块包括EEPROM读出电路、寄存器电路、逻辑控制电路；驱动电路包括粗略驱动电路和精细驱动电路。开通关断时间均分为多个时间段,每个时间段为一个粗略驱动周期；每个粗略驱动周期中可进行一次精细驱动微调,以产生脉冲控制精细驱动电路驱动电流。上电后通过EEPROM读出电路将片外数据存储于寄存器中,震荡器电路控制逻辑电路在开通和关断过程将所需数据传给驱动电路,动态控制多个粗略驱动周期的粗略驱动电路和精细驱动电路,实现可编程高精度的主动GaN栅极控制。(The invention belongs to the field of power semiconductor device switches, and particularly relates to a programmable high-precision dynamic GaN driving circuit and application thereof, wherein the circuit comprises a programmable digital module, a clock generation module and a driving module; the programmable digital module comprises an EEPROM reading circuit, a register circuit and a logic control circuit; the driving circuit includes a coarse driving circuit and a fine driving circuit. The on-off time is divided into a plurality of time periods, and each time period is a rough driving period; fine drive trimming may be performed once per coarse drive period to generate pulses to control the fine drive circuit drive current. After the power is on, off-chip data are stored in the register through the EEPROM reading circuit, the oscillator circuit controls the logic circuit to transmit required data to the driving circuit in the opening and closing processes, the rough driving circuit and the fine driving circuit of a plurality of rough driving periods are dynamically controlled, and programmable high-precision active GaN grid control is achieved.)

一种可编程高精度动态驱动GaN的电路及其应用

技术领域

本发明属于功率半导体器件开关领域，更具体地，涉及一种可编程高精度动态驱动GaN的电路及其应用。

背景技术

电力电子设备广泛应用于人们的日常生活中，其中，功率半导体器件在电力电子中扮演至关重要的角色。在功率半导体器件中，MOSFET器件的性能以基本趋于成熟稳定，GaN作为一种在材料及结构上都不同于MOSFET的新器件，有着更小的器件尺寸，更低的导通电阻，更小的输入电容；从而使得GaN具有更快的开关速度，更低的静态损耗。

GaN更快的开关速度为其驱动带来了挑战，更快的开关速度会导致更严重的振铃现象和更大的过冲，这不仅会损害器件，还有可能导致寄生导通，产生直通烧坏器件。通常，为了减小振铃和过冲，需要增加栅极电阻使其导通速度减慢，但这样会增加开关损耗。开关速度与开关损耗之间存在折衷，动态驱动可有效减小振铃和过冲的同时不增加开关损耗。在开通时，在到达阈值电压之前采用小的栅极驱动电阻快速对栅极电容充电，在GaN沟道形成后，流过GaN电流上升，接着其VDS电压下降，在此阶段则采用较大驱动电阻缓慢对栅极电容充电，从而抑制过冲和振铃现象。在关断时，对栅极电容放电，在栅压降到阈值电压之前，采用小的栅极驱动电阻快速对栅极电容放电，在沟道接近关闭时，采用大的栅极驱动电阻缓慢对栅极电容放电，以抑制过冲和振铃现象。

此种控制栅极驱动电压波形的驱动方法理论上可以通过闭环反馈或开环的方式得以实现。闭环反馈通常通过检测GaN电流及电压，在其上升或下降速度过快的时候实时调整栅极驱动电阻从而控制开通关断的方式得以实现。但GaN开关速度快，反馈环路需要一定时间才能调整电路，因而不适用于驱动GaN。

发明内容

本发明提供一种可编程高精度动态驱动GaN的电路及其应用，用以解决现有动态驱动GaN电路存在驱动延时进而在驱动GaN时不能得到预设驱动波形的技术问题。

本发明解决上述技术问题的技术方案如下：一种可编程高精度动态驱动GaN的电路，包括：可编程数字模块、驱动模块和时钟产生模块；其中，所述可编程数字模块包括EEPROM读出电路、寄存器电路和逻辑控制电路；所述驱动模块包括输出均与待驱动的GaN栅极电连接的粗略驱动电路和精细驱动电路；

所述逻辑控制电路的控制驱动过程分为多个粗略驱动时间周期，在每个粗略驱动时间周期内可选择是否进行一次精细修调改变该时间周期的驱动电流，采用可编程方式将驱动数据存储于片外可编程的EEPROM中；

上电后，所述EEPROM读出电路用于将所述EEPROM中驱动数据读取出来并存储于所述寄存器电路中，外部输入PWM方波信号与所述逻辑控制电路输入电连接，上电过程直到在所述PWM方波信号动作之前，所述驱动模块关闭，无驱动电流；所述PWM方波信号动作之后，所述逻辑控制电路将所述寄存器电路中所述驱动数据按所述时钟产生电路的时钟信号clk传输给所述粗略驱动电路和所述精细驱动电路，控制所述多个粗略驱动时间周期粗略驱动及精细驱动的电流，从而达到预期的动态驱动波形。

本发明的有益效果是：本发明提出的一种可编程高精度动态驱动GaN的电路，将驱动过程分为粗略驱动多个时间周期，每周期有多个主驱动电流等级可选，且在每段中可选择是否进行一次精细修调改变其驱动电流，采用可编程方式控制以上所述的粗略驱动八个时间周期粗略驱动及精细驱动的电流从而达到预期的驱动波形，控制精度高。

上述技术方案的基础上，本发明还可以做如下改进。

进一步，每个粗略驱动时间周期有多个粗略驱动电路电流等级可选，每次精细驱动也有多个精细驱动电路电流等级可选，则所述驱动数据包括所述多个粗略驱动时间周期的粗略驱动电路电流等级、精细驱动延时时间、精细驱动脉冲持续时间、所述多个粗略驱动时间周期中精细驱动电路电流等级。

本发明的进一步有益效果是：粗略驱动每个驱动周期可有大量驱动电流可选，每个粗略驱动的驱动周期内，可选择是否进行精细驱动，相同的，每次精细驱动也可有大量驱动电流可选，且精细驱动的开始时间、持续时间等都可编程，根据实际驱动波形需要设置驱动数据，驱动可控度高，最终达到预期的驱动波形。

进一步，所述粗略驱动电路包括输出电流大小不同的第一至第八主驱动电路，则所述逻辑控制电路包括周期计数电路、第一至第八控制主驱动逻辑电路；

其中，所述周期计数电路用于在检测到PWM方波信号发生跳变后进行粗略驱动时间周期的周期计数；所述第一至第八控制主驱动逻辑电路用于根据所述周期计数电路指示的粗略驱动时间周期，选择对应驱动数据控制所述第一至第八主驱动电路，使得所述粗略驱动电路输出的总电流满足该驱动数据对应的粗略驱动电路电流等级。

本发明的进一步有益效果是：本发明用于粗略驱动的粗略驱动电路包括输出电流大小不同的第一至第八主驱动电路，在每个粗略驱动时间周期，每个主驱动电路有开和关两种选择，因此总共就有2⁸种开关序列，也就有2⁸个粗略驱动电流等级可选，选择性多，可满足较多的预期驱动波形，同时该主驱动电路不至于过多而导致可控性差的问题。

进一步，所述周期计数电路用于在检测到PWM方波信号发生跳变后，采用边沿检测电路产生短脉冲，周期计数清零，输出L0至L2端口输出为000，表示第一个粗略驱动时间周期，然后开始对时钟信号clk计数八次，输出L0至L2端口依次从000递加到111，即停止计数并保持输出为111，表示八个粗略时钟周期计数完毕。

进一步，每个主驱动电路包括均包括电平位移电路、延时匹配电路、第一缓冲电路、第二缓冲电路、驱动PMOS管和驱动NMOS管；

所述电平位移电路用于提升从所述逻辑控制电路输入的逻辑信号的电平，所述第一缓冲电路用于将所述电平位移电路输出的逻辑信号的驱动能力放大，用来驱动所述驱动PMOS管的栅极，所述驱动PMOS管打开时对GaN栅极充电，打开GaN；

所述延时匹配电路用于保证从所述逻辑控制电路输入的逻辑信号到驱动NMOS管的延时与所述驱动PMOS管相同；所述第二缓冲电路用于将所述延时匹配电路输出的逻辑信号的驱动能力放大，用来驱动所述驱动NMOS管的栅极；所述驱动NMOS管打开时对GaN栅极放电，关闭GaN；

则所述第一至第八控制主驱动逻辑电路相同，均包括控制主驱动PMOS逻辑电路和控制主驱动NMOS逻辑电路，分别对应控制第一至第八主驱动电路的驱动PMOS管与驱动NMOS管的开关。

本发明的进一步有益效果是：每个主驱动电路分为两路驱动，分别用于实现GaN的开启和关闭，每个主驱动电路均配置有实现上述功能的电平位移电路、延时匹配电路、第一缓冲电路和第二缓冲电路，保证驱动能力和驱动精度。

进一步，以第一主驱动电路的驱动PMOS管尺寸为一个单位，第一至第八主驱动电路的驱动PMOS管尺寸分别为：1、2、4、16、32、64、128、256，第一至第八主驱动电路均可选择开关，在驱动GaN打开过程中，所述粗略驱动电路整体具有2⁸个粗略驱动电路电流等级；

以第一主驱动电路的驱动NMOS管尺寸为一个单位，第一至第八主驱动电路的驱动NMOS管尺寸分别为：1、2、4、16、32、64、128、256，第一至第八主驱动电路均可选择开关，在驱动GaN关闭过程中，所述粗略驱动电路整体具有2⁸个粗略驱动电路电流等级。

本发明的进一步有益效果是：通过MOS管的尺寸设计，实现具有不同电流输出能力的八个主驱动电路，简单且成本低。

进一步，所述精细驱动电路包括第一至第六副驱动电路，其中，各副驱动电路与各所述主驱动电路结构相同，各副驱动电路中的单位驱动PMOS管和驱动NMOS管尺寸与主驱动电路中的单位驱动PMOS管和驱动NMOS管尺寸不同；

则所述逻辑控制电路还包括结构相同的第一至第六精细驱动逻辑控制电路，分别对应控制第一至第六副驱动电路的驱动PMOS管与驱动NMOS管的开关，实现在每个粗略驱动时间周期开始时，经过该周期对应的驱动数据中所述精细驱动延时时间，根据该驱动数据中所述精细驱动电路电流等级控制所述第一至第六副驱动电路中的驱动PMOS管和驱动NMOS管的开关，并持续该周期对应的驱动数据中所述精细驱动脉冲持续时间，最后在该粗略驱动时间周期结束后所有精细驱动电路均关闭。

进一步，每个所述精细驱动逻辑控制电路包括第一至第七精细驱动寄存器逻辑电路、精细驱动脉冲产生电路；

第一至第七精细驱动寄存器逻辑电路用于根据所述周期指示电路所指示的粗略驱动时间周期，选择对应的驱动数据；

精细驱动脉冲产生电路用于根据选择的该驱动数据，判断是否产生控制脉冲，若产生控制脉冲，则选择脉冲宽度和脉冲延时并输出，产生宽度和延时可调的精细驱动脉冲。

本发明的进一步有益效果是：与第一至第八控制主驱动逻辑电路不同，第一至第六精细驱动逻辑控制电路并未分成两电路分别控制驱动PMOS管与驱动NMOS管的开关，实现驱动电流的精细修调。

进一步，所述时钟产生电路包括环形振荡器电路、与温度正相关电流产生电路和电流修调电路；

所述环形振荡器电路用于产生时钟信号，其精度因温度和工艺角存在偏差；

所述与温度正相关电流产生电路用于产生与温度正相关的电流，抵消所述环形振荡器电路产生的时钟信号的精度随温度的偏差；

所述电流修调电路用于在所述与温度正相关电流产生电路输出的温度补偿过的时钟信号中，抵消所述环形振荡器电路产生的时钟信号的精度随工艺角的偏差。

本发明的进一步有益效果是：采用与温度正相关电流产生电路和电流修调电路，对产生的时钟信号进行修调，进一步保证驱动在时间上的精确性，以得到预期的驱动波形。

本发明还提供一种GaN功率开关器件的动态驱动方法，采用如上所述的任一种可编程高精度动态驱动GaN的电路主动驱动GaN功率开关器件，实现GaN功率开关器件的动态驱动。

本发明的有益效果是：采用如上提供的可编程高精度动态驱动GaN的电路，实现可编程高精度的GaN开关的驱动，有效减小振铃和过冲的同时不增加开关损耗，实用性强。

附图说明

图1为本发明实施例提供的一种可编程高精度动态驱动GaN的电路框图；

图2本发明实施例提供的的可编程高精度动态驱动GaN的电路中的主驱动电路和副驱动电路的电路结构图；

图3为本发明实施例提供的可编程高精度动态驱动GaN的电路中的逻辑控制模块中的周期计数电路结构图；

图4为本发明实施例提供的可编程高精度动态驱动GaN的电路中的逻辑控制模块中的主驱动逻辑电路结构图；

图5为本发明实施例提供的可编程高精度动态驱动GaN的电路中的逻辑控制模块中的精细驱动逻辑电路结构图；

图6为本发明实施例提供的可编程高精度动态驱动GaN的驱动电路中的逻辑控制模块中的精细驱动逻辑电路中的精细驱动周期提示电路结构图；

图7为本发明实施例提供的可编程高精度动态驱动GaN的驱动电路中的逻辑控制模块中的精细驱动逻辑电路中的精细驱动寄存器逻辑电路结构图；

图8为本发明实施例提供的可编程高精度动态驱动GaN的驱动电路的驱动输出电流时序图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

实施例一

一种可编程高精度动态驱动GaN的电路，如图1所示，包括：可编程数字模块、驱动模块和时钟产生模块；其中，所述可编程数字模块包括EEPROM读出电路、寄存器电路和逻辑控制电路；所述驱动模块包括输出均与待驱动的GaN栅极电连接的粗略驱动电路和精细驱动电路；

所述逻辑控制电路的控制驱动过程分为多个粗略驱动时间周期，在每个粗略驱动时间周期内可选择是否进行一次精细修调改变该时间周期的驱动电流，采用可编程方式将驱动数据存储于片外可编程的EEPROM中；

上电后，所述EEPROM读出电路用于将所述EEPROM中驱动数据读取出来并存储于所述寄存器电路中，外部输入PWM方波信号与所述逻辑控制电路输入电连接，上电过程直到在所述PWM方波信号动作之前，所述驱动模块关闭，无驱动电流；所述PWM方波信号动作之后，所述逻辑控制电路将所述寄存器电路中所述驱动数据按所述时钟产生电路的时钟信号clk传输给所述粗略驱动电路和所述精细驱动电路，控制所述多个粗略驱动时间周期粗略驱动及精细驱动的电流，从而达到预期的动态驱动波形。

本实施例为一种可编程高精度动态驱动GaN的电路，将驱动过程分为粗略驱动八个时间周期，每周期有多个个主驱动电流等级可选，且在每段中可选择是否进行一次精细修调改变其驱动电流，采用可编程方式控制以上所述的粗略驱动八个时间周期粗略驱动及精细驱动的电流从而达到预期的驱动波形。

优选的，每个粗略驱动时间周期有多个粗略驱动电路电流等级可选，每次精细驱动也有多个精细驱动电路电流等级可选，则驱动数据包括多个粗略驱动时间周期的粗略驱动电路电流等级、精细驱动延时时间、精细驱动脉冲持续时间、多个粗略驱动时间周期中精细驱动电路电流等级。

优选的，粗调驱动电路包括第一至第八主驱动电路，精细驱动包括第一至第六副驱动电路。第一至第八主驱动电路与第一至第六副驱动电路结构相同。如图2所示，每个主驱动电路包括电平位移电路、延时匹配电路、第一缓冲电路、第二缓冲电路、驱动PMOS管和驱动NMOS管，其中，电平位移电路输入为逻辑控制电路输出、电平位移电路输出经第一缓冲电路逐级放大电流后与驱动PMOS栅极电连接、延时匹配电路输入为逻辑控制电路输出、延时匹配电路输出经第二缓冲电路逐级放大电流后与驱动NMOS栅极电连接，驱动PMOS与驱动NMOS漏极电连接。

电平位移电路实现的功能为：逻辑信号电平不符合驱动PMOS管的栅极工作范围，将逻辑信号0和1电平提升到到VCC-5V和VCC，才能有效控制驱动PMOS管的开关；不同第一至第八主驱动电路的电平位移电路相同。延时匹配电路实现的功能为：上述电平位移电路存在延时，为了使逻辑信号到驱动PMOS管和驱动NMOS管的延时相同，在驱动NMOS管前加入此电路；不同第一至第八主驱动电路的延时匹配电路相同。第一至第二缓冲电路实现的功能为：第一缓冲电路将电平位移电路输出的逻辑信号的驱动能力放大，用来驱动PMOS管的栅极；第二缓冲电路将延时电路输出的逻辑信号的驱动能力放大，用来驱动NMOS管的栅极；不同第一至第八主驱动电路的第一至第二缓冲电路缓冲级数不同，驱动PMOS/NMOS管尺寸越大，缓冲级数越多。

精细驱动包括第一至第六副驱动电路，除了单位驱动PMOS管和驱动NMOS管尺寸不同，只有六个副驱动电路因而驱动PMOS管和驱动NMOS管具有2⁶个驱动能力等级外，副驱动电路的其余电路都与主驱动电路结构相同。

优选的，第一至第八主驱动电路的驱动PMOS管与驱动NMOS管驱动能力分为八个输出电流等级：1、2、4、16、32、64、128、256，因此所述粗略驱动电路整体具有2⁸个输出电流等级。第一至第六副驱动电路的驱动PMOS管与驱动NMOS管驱动能力分为六个输出电流等级：1、2、4、16、32、64，因此精细驱动整体具有2⁶个输出电流等级。具体实现为：

以第一主驱动电路的驱动PMOS管尺寸为一个单位，第一至第八主驱动电路的驱动PMOS管尺寸分别为：1、2、4、16、32、64、128、256，第一至第八主驱动电路均可选择开关，在驱动GaN打开过程中，粗略驱动电路整体具有2⁸个粗略驱动电路电流等级。以第一主驱动电路的驱动NMOS管尺寸为一个单位，第一至第八主驱动电路的驱动NMOS管尺寸分别为：1、2、4、16、32、64、128、256，第一至第八主驱动电路均可选择开关，在驱动GaN关闭过程中，粗略驱动电路整体具有2⁸个驱动能力等级。第一至第六副驱动输出电流等级实现与主驱动相同，但第一副驱动的驱动PMOS管尺寸和驱动NMOS管尺寸与第一主驱动不同，即主驱动电路与副驱动电路的单位驱动电流能力不同。

在PWM方波信号跳转时，即对时钟产生模块输出计时直到产生八个2.5ns时钟信号clk，在每个时钟(周期)开始时，逻辑控制电路即将寄存器电路中对应粗略驱动电路电流等级选择序列的数据取出，控制第一至第八主驱动电路开关，在最后一个粗略驱动周期保持此时的主驱动电路的开关状态直至PWM方波信号再次发生跳变。

在每个粗略驱动周期中，可选择是否进行一次精细驱动微调，同样由逻辑控制电路即将寄存器电路中对应数据取出，其数据包括精细驱动脉冲延时时间、精细驱动脉冲持续时间、精细驱动电流等级选择序列(六个副驱动电路的开关信号构成的序列)，在每个粗略驱动周期开始时，经过精细驱动延时时间，根据精细驱动电路电流等级选择序列控制第一至第六精细驱动电路开关，并持续该周期对应的驱动数据中所述精细驱动脉冲持续时间，最后在此粗略驱动周期结束后所有精细驱动电路均关闭。

优选的，寄存器电路由DFF(D触发器)构成，每个bit数据由一个DFF锁存；第一至第八主驱动电路均包括驱动PMOS管及驱动NMOS管，其在粗略驱动八个周期中均可能有不同的开关状态，则粗略驱动模块一共需要8*8*2＝128个DFF存储数据；第一至第六精细驱动模块在每个粗略驱动周期可选是否产生控制脉冲(1DFF)、脉冲为上拉还是下拉(1DFF)、脉冲延时时间长短分八个等级(3DFF，3输入转8输出的译码器电路输出得来)、脉冲宽度时间长短分四个等级(2DFF，2输入转4输出的译码器电路输出得来)，在PWM方波信号上升沿及下降沿时其在所述的粗略驱动八个周期中均可能有不同的开关状态，因此共需要8*(1+1+3+2)*6*2＝672个DFF；此外，为使粗略驱动时钟产生电路更加精确，需给其4bit进行修调；因此总所需寄存器为128+672+4＝804个DFF。

优选的，逻辑控制电路包括第一至第八控制主驱动逻辑电路、第一至第六精细驱动逻辑控制电路及周期计数电路；第一至第八控制主驱动逻辑电路相同，均包括控制主驱动PMOS逻辑电路和控制主驱动NMOS逻辑电路，分别对应控制第一至第八主驱动电路的驱动PMOS管与驱动NMOS管的开关；第一至第六精细驱动逻辑控制电路也相同，用以分别控制第一至第六副驱动电路的驱动PMOS管与驱动NMOS管的开关，与第一至第八控制主驱动逻辑电路不同，并未分成两电路分别控制驱动PMOS管与驱动NMOS管的开关。

如图3所示，周期计数电路结构为：输入PWM方波信号经边沿检测电路后与计数器输入清零信号CLR电连接，计数器输入时钟信号clk与时钟产生电路输出电连接，计数器输出进位信号C与输入保持信号HOLD电连接，计数器L0至L2表示计数数值。

如图4所示，控制主驱动PMOS逻辑电路实现的功能为：在PWM方波信号为低时不工作，输出为高，控制主驱动PMOS管关断；在PWM方波信号为高时，根据周期计数电路L0至L2输出的000至111选择对应的寄存器电路中的DFF控制其在八个粗略时钟周期中的开关。控制主驱动NMOS逻辑电路与控制主驱动PMOS逻辑电路结构相同，功能类似，但其在PWM方波信号为高时不工作，输出为低，控制主驱动NMOS管关断；PWM方波信号为低时工作。具体的，控制主驱动PMOS逻辑电路结构为：3-8译码器三位数据输入与所述的周期计数电路的L0至L2输出信号电连接、使能输入信号EN与PWM方波信号电连接、每个输出与所述寄存器电路中对应该主驱动模块每八个粗略驱动周期PMOS驱动管开关的DFF输出一起作为第一至第八与门输入，八个与门输出与或门输入电连接，或门输出与延时电路输入电连接，延时电路输出后与PWM方波信号一起作为与非门输入后经与非门后与所述的主驱动电路的电平位移电路输入电连接以控制驱动PMOS管；控制主驱动NMOS逻辑电路结构为：3-8译码器数据输入与所述的周期计数电路的L0至L2输出信号电连接、PWM方波信号经非门后与使能输入信号EN电连接、每个输出与所述寄存器电路中对应该主驱动模块每八个粗略驱动周期NMOS驱动管开关的DFF输出一起作为第一至第八与门输入，八个与门输出与或门输入电连接，或门输出与延时电路输入电连接，延时电路输出后与PWM方波信号一起作为与门输入后经与门后与所述的主驱动电路的延时匹配电路输入电连接以控制驱动NMOS管。

第一至第六精细驱动逻辑控制电路相同，分别对应控制第一至第六精细驱动电路的驱动PMOS管与驱动NMOS管的开关。每个精细驱动逻辑控制电路包括精细驱动周期指示电路、第一至第七精细驱动寄存器逻辑电路、精细驱动脉冲产生电路，实现的功能为：根据周期计数器指示的粗略时钟周期，第一至第七精细驱动寄存器逻辑电路分别从寄存器电路中选择对应DFF，用对应寄存器的值控制此八个时钟周期产生宽度和延时可调的精细驱动脉冲。其中，精细驱动周期指示电路实现的功能为：根据周期计数电路指示的粗略时钟周期，选择不同输出通道为高，例如，第一个粗略时钟周期时其输出通道0为高其余为低，第二个粗略时钟周期时其输出通道1为高其余为低，依次类推，直到第八个粗略时钟周期的下一个粗略时钟周期，所有输出通道全部清零。第一至第七精细驱动寄存器逻辑电路实现的功能为：根据精细驱动周期指示电路所指示的不同粗略时钟周期选择对应的不同的DFF，并将其输出。精细驱动脉冲产生电路实现的功能为：根据第一至第七精细驱动寄存器逻辑电路输出的值选择是否产生控制脉冲，若产生控制脉冲，则选择脉冲宽度和脉冲长度，并将脉冲输出。

具体的，如图5所示，脉冲宽度产生电路中2-4译码器时钟输入与时钟产生模块输出电连接，第一及第二精细驱动寄存器逻辑电路经2-4译码器输出选择从不同的四个脉冲单元中的一个，四个脉冲单元并联，其输出经或门及非门后与第三精细驱动寄存器逻辑电路输出和时钟产生模块输出作为与门输入，第三精细驱动寄存器逻辑电路决定是否使用精细驱动，与门输出作为脉冲延时产生电路输入与其中3-8译码器时钟输入电连接，第四至第五精细驱动寄存器逻辑电路经3-8译码器输出选择从不同的八个延时单元中选择一个，八个延时单元并联，其输出经或门后与所述的脉冲延时产生电路输入信号经或门后的第七精细驱动寄存器逻辑电路作为1-2译码器输入，第七精细驱动寄存器逻辑电路决定是输出VP还是VN产生脉冲，1-2译码器第一输出与所述的副驱动电路中的电平位移电路输入电连接以控制副驱动电路的驱动PMOS管的开关，第二输出与所述的副驱动电路中的延时匹配电路的输入电连接以控制副驱动电路的驱动NMOS管的开关。

如图6所示，精细驱动周期指示电路结构为：所述的周期计数电路的L0至L2输出信号与3-8译码器三位数据输入电连接、进位信号C经非门后与3-8译码器使能输入信号EN电连接；输出0-7表示在对应的粗略驱动周期。

如图7所示，第一至第七精细驱动寄存器逻辑电路结构为：所述的第一至第七精细驱动寄存器逻辑电路输入0-7与精细驱动周期指示电路输出0-7电连接、另一输入为PWM方波信号，DFF(P0)至DFF(P7)存储该精细驱动电路在PWM方波信号跳为高后的八个粗略驱动周期的开关状态，DFF(N0)至DFF(N7)存储该精细驱动电路在PWM方波信号跳为低后的八个粗略驱动周期的开关状态，PWM方波信号与DFF(P0)相与、PWM方波信号取反信号PWM’方波信号经与DFF(N0)相与，两与门输出经或门后与输入信号0相与，代表第一粗略驱动周期时该精细驱动电路的开关状态，同样的以下七个电路代表随后七个粗略驱动周期时该精细驱动电路的开关状态，此八个与门输出经或门后即为精细驱动寄存器逻辑电路的输出。

与温度正相关电流产生电路和电流修调电路；优选的，时钟产生模块包括环形振荡器电路、与温度正相关(PTAT)电流产生电路、电流修调电路，实现的功能为：产生400MHz时钟信号clk，产生粗略时钟周期，为逻辑控制模块所用。具体的，环形振荡器电路实现的功能为产生不精确的400MHz时钟信号，其精度随温度和工艺角有所偏差；PTAT电流产生电路实现的功能为产生与温度正相关的电流，抵消环形振荡器电路产生的400MHz时钟信号的精度随温度的偏差；PTAT电流产生电路将其PTAT电流镜像给电流修调电路，修调电路分为四路由4个DFF控制，其步长为主PTAT电流的1/21，四路电流开通时为1/21、2*(1/21)、4*(1/21)、8*(1/21)倍的PTAT电流，修调电流与PTAT电流相加后镜像给所述的环形振荡器电路的尾电流，抵消环形振荡器电路产生的400MHz时钟信号的精度随工艺角的偏差，以在不同Corner及温度下得到稳定的时钟周期。

为了更好的说明上述电路，现对上述一种可编程高精度动态驱动GaN的电路的控制方法说明如下，包括：

上电后，EEPROM读出电路将EEPROM中数据读取出来并存储于寄存器电路中，数据包含粗略驱动八个时间周期的粗略驱动电路中的电流等级、精细驱动延时时间、精细驱动脉冲持续时间；上电过程直到在PWM方波信号动作之前，驱动电路均关闭，无驱动电流。

PWM方波信号跳变后，周期计数电路对时钟产生电路输出时钟计数，其中所述的边沿检测电路产生短脉冲，计数器清零，其输出L0至L2从000至111随clk信号上升沿依次计数，当计数到111时，进位信号C翻转为1，输入信号HOLD即也为1，输出保持111不变，表示八个粗略时钟周期已结束；

PWM方波信号跳变的第一周期，周期计数电路输出L0至L2为000，对于主驱动逻辑电路，若PWM方波信号为高，则主驱动PMOS逻辑电路中的3-8译码器开始工作，输出通道0跳为高，选择DFF(on0)寄存器，该寄存器表示与该主驱动逻辑电路对应的粗略驱动电路的PMOS驱动管在第一个粗略驱动周期是否打开，输出VP即为DFF(on0)数据，在第二个粗略驱动周期所述的主驱动PMOS逻辑电路则选择DFF(on1)，直到所述的周期计数电路输出L0至L2为111，DFF(on7)被选通，并在PWM方波信号为高时粗略驱动电路的PMOS驱动管一直保持最后一个粗略驱动周期的状态；当PWM方波信号跳为低时，则所述的主驱动NMOS逻辑电路中的3-8译码器开始工作，工作原理和过程与上述主驱动PMOS逻辑电路类似，输出VN以控制粗略驱动电路的NMOS驱动管的状态。

对于精细驱动逻辑电路，PWM方波信号跳变后，精细驱动周期指示电路中，周期计数电路清零，3-8译码器EN信号为高，其输出通道0即为高，第二个粗略驱动周期输出通道1为高，直到周期计数电路L0至L1输出为111，再到下一次clk跳变，输出进位信号C跳为高，3-8译码器EN信号为低，输出通道0至7全为0；对于第一至第七精细驱动寄存器逻辑电路，若PWM方波信号为上升沿跳变，则选择对应电路中的DFF(P0)寄存器，输出为DFF(P0)的数据，若PWM方波信号为下降沿跳变，则选择对应电路中的DFF(N0)寄存器，输出为DFF(N0)的数据,直到八个粗略驱动周期完成；时钟产生电路的输出与使能输入EN信号电连接，在其跳为高后，脉冲产生电路中的2-4译码器即工作，根据第一和第二精细驱动寄存器逻辑电路的输出选择对应的脉冲单元，经或门后输出；此外，第三精细驱动寄存器逻辑电路输出决定此粗略驱动周期是否进行精细修调，若不使用则将其输出为0，即输出脉宽长度为0的脉冲波，若使用精细驱动，则脉冲宽度产生电路的输出时序即为脉冲延时电路的输入时序；脉冲宽度产生电路与第三精细驱动寄存器逻辑电路经过与门后为脉冲延时产生电路的输入，其跳变为高后，3-8译码器开始工作，根据所述的第四至第六精细驱动寄存器逻辑电路的输出选择对应的延时单元，经或门后输出；此外，第七精细驱动寄存器逻辑电路输出决定此粗略驱动周期此精细驱动是上拉还是下拉，若其输出为0，表示下拉，输出VP为低，VN为高，若其输出为1，表示上拉，输出VP为高，VN为低；VP控制副驱动电路的PMOS驱动管的开关，VN控制副驱动电路的NMOS驱动管的开关。

主驱动电路和副驱动电路结构相同，逻辑控制电路的输出VP经主副驱动电路的电平位移电路后将逻辑信号0和1电平位移提升到VCC和VCC-5V，经缓冲电路逐级放大电流后与驱动PMOS栅极电连接，当驱动PMOS导通时对GaN栅充电；逻辑控制电路的输出VN经主副驱动电路的延时匹配后，经缓冲电路逐级放大电流后与驱动NMOS栅极电连接，当驱动NMOS导通时对GaN栅放电。

如图8所示，所述的可编程高精度动态驱动GaN的驱动电路的驱动输出电流时序图为：在PWM方波信号跳变为高后，在第一个粗略驱动时间周期，根据所述的寄存器电路中相应DFF的值选择所述的第一至第八主驱动电路中哪些主驱动电路中的驱动PMOS管打开，由此选择第一个粗略驱动时间周期的主驱动电路驱动电流对GaN栅极充电，同时根据所述的寄存器电路中相应DFF的值选择是否产生精细驱动脉冲、精细驱动脉冲持续时间、精细驱动脉冲延时时间、所述的第一至第六副驱动电路中哪些副驱动电路中的驱动PMOS管和驱动NMOS管的开关；在第二个至第八个粗略驱动时间周期，同样的可以选择主驱动电流大小和精细驱动脉冲宽度、延时和电流大小；在PWM方波信号跳变为低后的驱动电流时序与其跳变为高时相同，不同之处在于第一至第八主驱动电路选择开关的为驱动NMOS管。图8中所示的驱动电流为一示例，实际中每一粗略驱动时间周期主驱动电流大小、精细驱动延时、持续时间、电流大小都可根据需求选择。

此种控制方法通过将其开通关断过程分段处理，在每一段中，通过逻辑编程选择不同的驱动电流，由此来控制栅驱动过程使其达到最佳驱动波形。

实施例二

一种GaN功率开关器件的动态驱动方法，采用如上所述的任一种可编程高精度动态驱动GaN的电路主动驱动GaN功率开关器件，实现GaN功率开关器件的动态驱动。

采用如上提供的可编程高精度动态驱动GaN的电路，实现可编程高精度的GaN开关的驱动，有效减小振铃和过冲的同时不增加开关损耗，实用性强。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。