阅读说明：本技术 一种计算机的无线通讯信号抗干扰装置 (Wireless communication signal anti-jamming device of computer ) 是由 张洪明 张义明 丛琳 于 2020-04-10 设计创作，主要内容包括：本发明的一种计算机的无线通讯信号抗干扰装置,所述帧同步头脉冲判决电路采用异或门U3对接收的帧同步头脉冲信号和帧同步脉冲发生器产生的帧同步脉冲信号进行同出0、异出1的逻辑运算,运算后的0或1驱动互补三极管转换为低电平或高电平的确定脉冲信号后输出到脉冲电压转换电路,经频率电压转换器转换为与脉冲信号线性的直流电压,实现比较匹配的脉冲个数越多、越精确,转换后电压越低,送入增益调节控制电路,通过运算放大器AR2对直流电压和误码率修正后的帧同步头同步电压进行比较,输出高或低电平控制接收器增益调节电路进行相应的非高增益或高增益的接收,以此避免发射方没有数据发射时,接收器高增益接收会收到干扰信号和误码率高问题。(The invention relates to a wireless communication signal anti-interference device of a computer, wherein an XOR gate U3 is adopted by a frame synchronization head pulse judgment circuit to perform logic operation of same-out 0 and different-out 1 on a received frame synchronization head pulse signal and a frame synchronization pulse signal generated by a frame synchronization pulse generator, a 0 or 1 after operation drives a complementary triode to be converted into a low-level or high-level determined pulse signal and then output to a pulse voltage conversion circuit, the determined pulse signal is converted into a direct current voltage which is linear with the pulse signal through a frequency-voltage converter, the more and more accurate the number of the compared and matched pulses is, the lower the converted voltage is, the converted voltage is sent to a gain adjustment control circuit, the direct current voltage is compared with the frame synchronization head synchronization voltage after error rate correction through an operational amplifier AR2, and the high or low level is output to control the receiver gain adjustment circuit to perform corresponding non-high-gain or high-gain reception, therefore, the problems that the receiver receives interference signals and the error rate is high due to high-gain reception when the transmitting party does not transmit data are avoided.)

一种计算机的无线通讯信号抗干扰装置

技术领域

本发明涉及无线通讯技术领域，特别是涉及一种计算机的无线通讯信号抗干扰装置。

背景技术

随着无线通讯技术的高速发展，被广泛应用于计算机，但是在目前越来越复杂的电磁环境中，计算机串行无线通讯面临着各种干扰的影响，尤其是发射方的发射器没有数据发射的时候，由于接收方的接收器通常是高增益的接收，此时会接收到很多干扰信号，干扰的存在使通信口无法判断通信数据到来的时刻。

现有技术通过在不修改原有的串行通信的基础上，添加通信同步头来实现接收同步，使接收器高增益的接收，而现有的同步头采用巴克码识别器（硬件采用串/并转换器、加法器、判决器，软件通过程序设计）进行识别、判决，判决时允许不精确匹配的位数是预先设定的，位数的设置过多过少也即预先设定的精度仍会造成接收到很多干扰信号或误码率高的问题。

发明内容

针对上述情况，为克服现有技术之缺陷，本发明之目的在于提供一种计算机的无线通讯信号抗干扰装置，有效的解决了现有技术采用预先设定的精度仍会造成接收到很多干扰信号或误码率高的问题。

其解决的技术方案是，包括帧同步头脉冲判决电路、脉冲电压转换电路、增益调节控制电路，其特征在于，所述帧同步头脉冲判决电路采用异或门U3对接收的帧同步头脉冲信号和帧同步脉冲发生器产生的帧同步脉冲信号进行同出0、异出1的逻辑运算，经互补三极管Q3和三极管Q4转换为脉冲信号后输出，所述脉冲电压转换电路接收帧同步头脉冲判决电路输出的脉冲信号，转换为线性的直流电压后输出，所述增益调节控制电路通过运算放大器AR2比较脉冲电压转换电路输出的直流电压和修正后的帧同步头同步电压进行比较，输出高或低电平控制接收器增益调节电路进行相应的非高增益或高增益的接收，以此避免发射方没有数据发射时，接收器高增益接收会收到干扰信号的问题。

优选的，所述帧同步头脉冲判决电路，包括电阻R1、时基芯片U5，电阻R1的一端连接帧同步脉冲信号，电阻R1的另一端分别连接电容C1的上端、光电耦合器U1的引脚1，电容C1的下端、光电耦合器U1的引脚2连接地，光电耦合器U1的引脚4分别连接电阻R2的一端、三极管Q1的基极，三极管Q1的集电极分别连接电阻R3的一端、异或门U3的A端，电阻R2的另一端、电阻R3的另一端连接电源+5V，光电耦合器U1的引脚3、三极管Q1的发射极连接地，时基芯片U5的引脚4和引脚8、电阻R4的一端均连接电源+5V，时基芯片U5的引脚2和引脚6连接电阻R5的一端、电容C2的一端，时基芯片U5的引脚5连接电阻R6的一端、电容C3的一端，电阻R6的另一端连接电位器RM1的可调端，时基芯片U5的引脚1、连接电阻R6的一端、电容C3的一端、电位器RM1的下端连接地，电位器RM1的上端连接电源+15V，时基芯片U5的引脚3连接电阻R5的另一端、电阻R7的一端，电阻R7的另一端分别连接电容C4的上端、光电耦合器U2的引脚1，电容C4的下端、光电耦合器U2的引脚2连接地，光电耦合器U2的引脚4分别连接电阻R8的一端、三极管Q2的基极，三极管Q2的集电极分别连接电阻R9的一端、异或门U3的B端，电阻R8的另一端、电阻R9的另一端连接电源+5V，异或门U3的Y端分别连接二极管D1的正极、二极管D2的负极，二极管D2的正极、二极管D1的负极分别连接三极管Q4的基极、三极管Q3的基极，三极管Q3的集电极连接电源+4.3V，三极管Q4的集电极通过电阻R10连接电源+0.7V，三极管Q3的发射极和三极管Q4的发射极为帧同步脉冲判决电路输出信号。

本发明的有益效果是：电路结构简单，首先采用异或门U3对接收的帧同步头脉冲信号和帧同步脉冲发生器产生的帧同步脉冲信号进行同出0、异出1的逻辑运算，也即将每一个脉冲匹配比较的结果转换为了0或1，之后驱动互补三极管Q3和三极管Q4转换为低电平或高电平的确定脉冲信号，确定脉冲信号经频率电压转换器转换为线性的直流电压，实现比较匹配的脉冲个数越多、越精确，转换后电压越低，直流电压进入运算放大器AR2与经误码率修正后的帧同步头同步电压进行比较，直流电压高于或低于修正后的帧同步头同步电压时输出高或低电平，控制接收器增益调节电路进行相应的非高增益或高增益接收，以此避免发射方没有数据发射时，接收器高增益接收会收到干扰信号和误码率高的问题。

附图说明

图1为本发明的电路连接原理图。

具体实施方式

有关本发明的前述及其他技术内容、特点与功效，在以下配合参考附图1对实施例的详细说明中，将可清楚的呈现。以下实施例中所提到的结构内容，均是以说明书附图为参考。

下面将参照附图描述本发明的各示例性的实施例。

一种计算机的无线通讯信号抗干扰装置，包括帧同步头脉冲判决电路、脉冲电压转换电路、增益调节控制电路，所述帧同步头脉冲判决电路采用异或门U3对接收的帧同步头脉冲信号和帧同步脉冲发生器产生的帧同步脉冲信号进行同出0、异出1的逻辑运算，运算后的0或1也即将每一个脉冲匹配比较的结果转换为了0或1，之后驱动互补三极管Q3和三极管Q4转换为低电平或高电平的确定脉冲信号后输出到脉冲电压转换电路，所述脉冲电压转换电路收帧同步头脉冲判决电路输出的脉冲信号，经型号为LTC1013的芯片U4、运算放大器AR1、电阻R11、电阻R12、电容C5-电容C7、稳压管Z1组成的频率电压转换器转换为与脉冲信号线性的直流电压，实现比较匹配的脉冲个数越多、越精确，转换后电压越低，送入增益调节控制电路，所述增益调节控制电路通过运算放大器AR2比较脉冲电压转换电路输出的直流电压和误码率修正后的帧同步头同步电压进行比较，输出高或低电平控制接收器增益调节电路进行相应的非高增益或高增益的接收，以此避免发射方没有数据发射时，接收器高增益接收会收到干扰信号和误码率高问题；

所述帧同步头脉冲判决电路采用异或门U3对接收的帧同步头脉冲信号和帧同步脉冲发生器产生的帧同步脉冲信号进行同出0、异出1的逻辑运算，其中接收的帧同步头脉冲信号由巴克码识别器的串/并转换器输出的数据流，再经光电耦合器U1反相的电脉冲信号、最后由三极管Q1反相后加到异或门U3的A端，帧同步脉冲发生器由时基芯片U5、电阻R4-电阻R6、电位器RM1、电容C2、电容C3组成，其输出帧同步脉冲信号也即0或1的方波脉冲信号，调节电位器RM1可调节方波脉冲信号的频率，再经光电耦合器U2反相隔离、最后由三极管Q1反相后加到异或门U3的B端，异或门U3进行同出0（低电平）、异出1（高电平）的逻辑运算，运算后的0或1也即将每一个脉冲匹配比较的结果转换为了0或1，之后驱动互补三极管Q3和三极管Q4转换为低电平或高电平的确定脉冲信号后输出到脉冲电压转换电路，包括电阻R1、时基芯片U5，电阻R1的一端连接帧同步脉冲信号，电阻R1的另一端分别连接电容C1的上端、光电耦合器U1的引脚1，电容C1的下端、光电耦合器U1的引脚2连接地，光电耦合器U1的引脚4分别连接电阻R2的一端、三极管Q1的基极，三极管Q1的集电极分别连接电阻R3的一端、异或门U3的A端，电阻R2的另一端、电阻R3的另一端连接电源+5V，光电耦合器U1的引脚3、三极管Q1的发射极连接地，时基芯片U5的引脚4和引脚8、电阻R4的一端均连接电源+5V，时基芯片U5的引脚2和引脚6连接电阻R5的一端、电容C2的一端，时基芯片U5的引脚5连接电阻R6的一端、电容C3的一端，电阻R6的另一端连接电位器RM1的可调端，时基芯片U5的引脚1、连接电阻R6的一端、电容C3的一端、电位器RM1的下端连接地，电位器RM1的上端连接电源+15V，时基芯片U5的引脚3连接电阻R5的另一端、电阻R7的一端，电阻R7的另一端分别连接电容C4的上端、光电耦合器U2的引脚1，电容C4的下端、光电耦合器U2的引脚2连接地，光电耦合器U2的引脚4分别连接电阻R8的一端、三极管Q2的基极，三极管Q2的集电极分别连接电阻R9的一端、异或门U3的B端，电阻R8的另一端、电阻R9的另一端连接电源+5V，异或门U3的Y端分别连接二极管D1的正极、二极管D2的负极，二极管D2的正极、二极管D1的负极分别连接三极管Q4的基极、三极管Q3的基极，三极管Q3的集电极连接电源+5V，三极管Q4的集电极通过电阻R10连接电源-0.7V，三极管Q3的发射极和三极管Q4的发射极为帧同步脉冲判决电路输出信号；

所述增益调节控制电路通过运算放大器AR2将脉冲电压转换电路输出的直流电压和修正后的帧同步头同步电压（具体由误码率测试仪检测接收器接收的误码率与帧同步头完全同步对应的电压也即总码数对应的电压信号+5V进入模拟乘法器U3相乘，相乘后电压经电阻R14与同步电压+5V进行耦合得出，实现误码率越高时，修正后电压越高，允许比较匹配的脉冲个数越少）进行比较，直流电压高于修正后的帧同步头同步电压时输出高电平，控制接收器增益调节电路进行相应的非高增益接收，反之输出低电平，控制接收器增益调节电路进行高增益的接收，以此避免发射方没有数据发射时，接收器高增益接收会收到干扰信号和误码率高的问题，包括运算放大器AR2，运算放大器AR2的同相输入端分别连接电阻R13的一端、电阻R15的一端，电阻R13的另一端连接脉冲电压转换电路的输出信号，运算放大器AR2的输出端和电阻R15的另一端为增益调节控制电路的输出信号，输出信号控制接收器增益调节电路的增益，运算放大器AR2的反相输入端分别连接接地电阻R16的一端、电阻R14的一端、电阻R17的一端，电阻R14的另一端连接乘法器U3的引脚3，乘法器U3的引脚2连接实时接收的误码率信号，乘法器U3的引脚1和电阻R17的另一端连接总码数对应的电压信号+5V；

所述脉冲电压转换电路接收帧同步头脉冲判决电路输出的脉冲信号，经型号为LTC1013的芯片U4、运算放大器AR1、电阻R11、电阻R12、电容C5-电容C7、稳压管Z1组成的频率电压转换器转换为与脉冲信号线性的直流电压，实现比较匹配的脉冲个数越多、越精确，转换后电压越低，送入增益调节控制电路，包括芯片U4，芯片U2的引脚16连接帧同步脉冲判决电路输出信号，芯片U4的引脚12通过电容C6连接地，芯片U4的引脚13分别连接电容C5的一端、稳压管Z1的正极、电阻R11的一端，电阻R11的另一端连接电源+5V，电容C5的另一端、稳压管Z1的负极连接地，芯片U4的引脚14分别连接电阻R12的一端、电容C7的一端、运算放大器AR1的反相输入端，电阻R12的另一端分别连接电容C7的另一端、运算放大器AR1的输出端，运算放大器AR1的输出端为脉冲电压转换电路的输出信号，运算放大器AR1的同相输入端连接地。

本发明具体使用时，帧同步头脉冲判决电路采用异或门U3对接收的帧同步头脉冲信号和帧同步脉冲发生器产生的帧同步脉冲信号进行同出0、异出1的逻辑运算，其中接收的帧同步头脉冲信号由巴克码识别器的串/并转换器输出的数据流，再经光电耦合器U1反相的电脉冲信号、最后由三极管Q1反相后加到异或门U3的A端，帧同步脉冲发生器由时基芯片U5、电阻R4-电阻R6、电位器RM1、电容C2、电容C3组成，其输出帧同步脉冲信号也即0或1的方波脉冲信号，再经光电耦合器U2反相隔离、最后由三极管Q1反相后加到异或门U3的B端，异或门U3进行同出0（低电平）、异出1（高电平）的逻辑运算，运算后的0或1也即将每一个脉冲匹配比较的结果转换为了0或1，之后驱动互补三极管Q3和三极管Q4转换为低电平或高电平的确定脉冲信号后输出到脉冲电压转换电路，采用频率电压转换器转换为与确定脉冲信号线性的直流电压，实现比较匹配的脉冲个数越多、越精确，转换后电压越低，送入增益调节控制电路，通过运算放大器AR2将脉冲电压转换电路输出的直流电压和修正后的帧同步头同步电压进行比较，直流电压高于修正后的帧同步头同步电压时输出高电平，控制接收器增益调节电路进行相应的非高增益接收，反之输出低电平，控制接收器增益调节电路进行高增益的接收，以此避免发射方没有数据发射时，接收器高增益接收会收到干扰信号和误码率高的问题。